Home
last modified time | relevance | path

Searched refs:INL (Results 1 – 22 of 22) sorted by relevance

/titanic_41/usr/src/uts/common/io/sfe/
H A Dsfe.c267 { (void) INL(dp, EROMAR); (void) INL(dp, EROMAR); }
308 ret = (ret << 1) | ((INL(dp, EROMAR) >> EROMAR_EEDO_SHIFT) & 1); in sfe_read_eeprom()
471 rfcr = INL(dp, RFCR); in sfe_get_mac_addr_sis635()
483 v = INL(dp, RFDR); in sfe_get_mac_addr_sis635()
504 for (i = 0; (INL(dp, MEAR) & EROMAR_EEGNT) == 0; i++) { in sfe_get_mac_addr_sis962()
538 lp->isr_pended |= INL(dp, ISR) & lp->our_intr_bits; in sfe_reset_chip_sis900()
551 done |= INL(dp, ISR) & (ISR_TXRCMP | ISR_RXRCMP); in sfe_reset_chip_sis900()
557 OUTL(dp, CR, lp->cr | INL(dp, CR)); in sfe_reset_chip_sis900()
562 dp->name, INL(dp, CFG), CFG_BITS_SIS900)); in sfe_reset_chip_sis900()
571 INL(dp, CFG), CFG_BITS_SIS900)); in sfe_reset_chip_sis900()
[all …]
H A Dsfe_util.h78 (void) INL((dp), (p))
85 #define INL(dp, p) \ macro
/titanic_41/usr/src/uts/common/io/atge/
H A Datge_main.c432 reg = INL(atgep, ATGE_MAC_CFG); in atge_mac_config()
504 atgep->atge_name, __func__, INL(atgep, ATGE_MAC_CFG))); in atge_mac_config()
898 reg = INL(atgep, ATGE_SPI_CTRL); in atge_get_macaddr()
958 reg = INL(atgep, ATGE_MASTER_CFG); in atge_device_reset_l1_l1e()
961 reg = INL(atgep, ATGE_MASTER_CFG); in atge_device_reset_l1_l1e()
972 if ((reg = INL(atgep, ATGE_IDLE_STATUS)) == 0) in atge_device_reset_l1_l1e()
991 reg = INL(atgep, 0x1008) | 0x8000; in atge_device_reset_l1_l1e()
1001 atgep->atge_chip_rev = INL(atgep, ATGE_MASTER_CFG) >> in atge_device_reset_l1_l1e()
1145 if ((INL(atgep, L1E_PHY_STATUS) & in atge_attach()
2187 reg = INL(atgep, 0x1008); in atge_device_start()
[all …]
H A Datge_l1c.c423 (void) INL(atgep, ATGE_WOL_CFG); in atge_l1c_program_dma()
541 (void) INL(atgep, ATGE_RX_MIB_BASE + i); in atge_l1c_clear_stats()
551 (void) INL(atgep, ATGE_TX_MIB_BASE + i); in atge_l1c_clear_stats()
670 reg = INL(atgep, ATGE_MAC_CFG); in atge_l1c_stop_tx_mac()
677 reg = INL(atgep, ATGE_DMA_CFG); in atge_l1c_stop_tx_mac()
684 if ((INL(atgep, ATGE_IDLE_STATUS) & in atge_l1c_stop_tx_mac()
705 reg = INL(atgep, ATGE_MAC_CFG); in atge_l1c_stop_rx_mac()
712 reg = INL(atgep, ATGE_DMA_CFG); in atge_l1c_stop_rx_mac()
719 if ((INL(atgep, ATGE_IDLE_STATUS) & in atge_l1c_stop_rx_mac()
898 status = INL(atgep, ATGE_INTR_STATUS); in atge_l1c_interrupt()
[all …]
H A Datge.h118 #define INL(atge, p) \ macro
123 (void) INL(atge, reg)
126 OUTL(atge, reg, (INL(atge, reg) | v))
129 OUTL(atge, reg, (INL(atge, reg) & v))
H A Datge_l1e.c348 (void) INL(atgep, ATGE_WOL_CFG); in atge_l1e_program_dma()
405 reg = INL(atgep, ATGE_MASTER_CFG); in atge_l1e_program_dma()
679 (void) INL(atgep, L1E_RX_MIB_BASE + i); in atge_l1e_clear_stats()
689 (void) INL(atgep, L1E_TX_MIB_BASE + i); in atge_l1e_clear_stats()
714 *reg = INL(atgep, L1E_RX_MIB_BASE + i); in atge_l1e_gather_stats()
722 *reg = INL(atgep, L1E_TX_MIB_BASE + i); in atge_l1e_gather_stats()
829 reg = INL(atgep, ATGE_MAC_CFG); in atge_l1e_stop_mac()
860 status = INL(atgep, ATGE_INTR_STATUS); in atge_l1e_interrupt()
H A Datge_l1.c563 reg = INL(atgep, ATGE_MAC_CFG); in atge_l1_stop_tx_mac()
570 reg = INL(atgep, ATGE_DMA_CFG); in atge_l1_stop_tx_mac()
577 if ((INL(atgep, ATGE_IDLE_STATUS) & in atge_l1_stop_tx_mac()
597 reg = INL(atgep, ATGE_MAC_CFG); in atge_l1_stop_rx_mac()
604 reg = INL(atgep, ATGE_DMA_CFG); in atge_l1_stop_rx_mac()
611 if ((INL(atgep, ATGE_IDLE_STATUS) & in atge_l1_stop_rx_mac()
790 status = INL(atgep, ATGE_INTR_STATUS); in atge_l1_interrupt()
H A Datge_mii.c77 v = INL(atgep, ATGE_MDIO); in atge_mii_read()
121 v = INL(atgep, ATGE_MDIO); in atge_mii_write()
/titanic_41/usr/src/uts/common/io/bfe/
H A Dbfe.c318 v = INL(bfe, reg); in bfe_wait_bit()
351 return ((INL(bfe, BFE_MDIO_DATA) & BFE_MDIO_DATA_DATA)); in bfe_read_phy()
514 val = INL(bfe, BFE_TX_CTRL); in bfe_timeout()
518 flow = INL(bfe, BFE_RXCONF); in bfe_timeout()
522 flow = INL(bfe, BFE_MAC_FLOW); in bfe_timeout()
909 if ((INL(bfe, BFE_SBTMSLOW) & BFE_RESET)) in bfe_core_disable()
939 if (INL(bfe, BFE_SBTMSHIGH) & BFE_SERR) in bfe_core_reset()
942 val = INL(bfe, BFE_SBIMSTATE); in bfe_core_reset()
967 val = INL(bfe, BFE_SBIDHIGH) & BFE_IDH_CORE; in bfe_setup_config()
969 val = INL(bfe, BFE_SBINTVEC); in bfe_setup_config()
[all …]
H A Dbfe.h79 #define INL(bfe, p) \ macro
84 (void) INL(bfe, reg)
87 OUTL(bfe, reg, (INL(bfe, reg) | v))
90 OUTL(bfe, reg, (INL(bfe, reg) & v))
/titanic_41/usr/src/uts/common/io/audio/drv/audioemu10k/
H A Daudioemu10k.c226 val = INL(devc, devc->regs + 0x04); /* Data */ in emu10k_read_reg()
254 value |= INL(devc, devc->regs + 0x04) & ~mask; /* data */ in emu10k_write_reg()
1177 tmp = INL(devc, devc->regs + HCFG); in emu10k_hwinit()
1186 tmp = INL(devc, devc->regs + 0x18); in emu10k_hwinit()
1214 tmp = INL(devc, devc->regs + 0x18) & ~0x8; in emu10k_hwinit()
1231 OUTL(devc, INL(devc, devc->regs + 0x18) | in emu10k_hwinit()
1236 tmp = INL(devc, devc->regs + 0x18); in emu10k_hwinit()
1251 tmp = INL(devc, devc->regs + HCFG); in emu10k_hwinit()
1263 reg = INL(devc, devc->regs + 0x18) & ~A_IOCFG_GPOUT0; in emu10k_hwinit()
1268 reg = INL(devc, devc->regs + HCFG) & ~HCFG_GPOUT0; in emu10k_hwinit()
[all …]
H A Daudioemu10k.h442 #define INL(devc, reg) ddi_get32(devc->regsh, (void *)(reg)) macro
/titanic_41/usr/src/uts/common/io/audio/drv/audiovia97/
H A Daudiovia97.c145 if (INL(devc, devc->base + AC97CODEC) & STA_VALID) in via97_read_ac97()
154 tmp = INL(devc, devc->base + AC97CODEC); in via97_read_ac97()
176 if (!(INL(devc, devc->base + AC97CODEC) & IN_CMD)) in via97_write_ac97()
290 pos = INL(devc, portc->base + 0x0c) & 0xffffff; in via97_count()
H A Daudiovia97.h93 #define INL(devc, reg) ddi_get32(devc->regsh, (void *)(reg)) macro
/titanic_41/usr/src/uts/common/io/audio/drv/audiovia823x/
H A Daudiovia823x.c149 if (INL(devc, devc->base + REG_CODEC) & CODEC_STA_VALID) in auvia_read_ac97()
159 val = INL(devc, devc->base + REG_CODEC); in auvia_read_ac97()
183 if (!(INL(devc, devc->base + REG_CODEC) & CODEC_IN_CMD)) in auvia_write_ac97()
275 pos = INL(devc, portc->base + OFF_COUNT); in auvia_count()
H A Daudiovia823x.h170 #define INL(devc, reg) ddi_get32(devc->regsh, (void *)(reg)) macro
/titanic_41/usr/src/uts/common/io/audio/drv/audiop16x/
H A Daudiop16x.h88 #define INL(dev, reg) \ macro
H A Daudiop16x.c138 val = INL(dev, DR); /* Data */ in read_reg()
160 val = INL(dev, DR); /* Data */ in set_reg_bits()
172 val = INL(dev, DR); /* Data */ in clear_reg_bits()
/titanic_41/usr/src/uts/common/io/audio/drv/audiols/
H A Daudiols.h255 #define INL(dev, reg) \ macro
H A Daudiols.c157 val = INL(dev, DR); in read_chan()
847 OUTL(dev, GPIO, INL(dev, GPIO) | 0x400); in audigyls_configure_mixer()
852 OUTL(dev, GPIO, INL(dev, GPIO) & ~0x400); in audigyls_configure_mixer()
1402 status = INL(dev, IPR); in audigyls_ddi_quiesce()
/titanic_41/usr/src/uts/common/io/audio/drv/audiocmihd/
H A Daudiocmihd.h360 #define INL(devc, reg) ddi_get32(devc->regsh, (void *)(reg)) macro
H A Daudiocmihd.c171 data = INL(devc, AC97_CMD_DATA) & 0xFFFF; in cmediahd_read_ac97()
208 data = INL(devc, AC97_CMD_DATA) & 0xFFFF;
650 offset = portc->bufsz/4 - INL(devc, MULTICH_SIZE) + 1; in cmediahd_count()