1 /* SPDX-License-Identifier: GPL-2.0 */ 2 /* 3 * Copyright (C) 2022, Xilinx, Inc. 4 * Copyright (C) 2022 - 2026, Advanced Micro Devices, Inc. 5 */ 6 7 #ifndef _XLNX_VERSAL_NET_RESETS_H 8 #define _XLNX_VERSAL_NET_RESETS_H 9 10 #include "xlnx-versal-resets.h" 11 12 #define VERSAL_RST_USB_1 (0xc1040c6U) 13 14 /* Remove Versal specific reset IDs */ 15 #undef VERSAL_RST_ACPU_0_POR 16 #undef VERSAL_RST_ACPU_1_POR 17 #undef VERSAL_RST_OCM2_POR 18 #undef VERSAL_RST_APU 19 #undef VERSAL_RST_ACPU_0 20 #undef VERSAL_RST_ACPU_1 21 #undef VERSAL_RST_ACPU_L2 22 #undef VERSAL_RST_RPU_ISLAND 23 #undef VERSAL_RST_RPU_AMBA 24 #undef VERSAL_RST_R5_0 25 #undef VERSAL_RST_R5_1 26 #undef VERSAL_RST_OCM2_RST 27 #undef VERSAL_RST_I2C_PMC 28 #undef VERSAL_RST_I2C_0 29 #undef VERSAL_RST_I2C_1 30 #undef VERSAL_RST_SWDT_FPD 31 #undef VERSAL_RST_SWDT_LPD 32 #undef VERSAL_RST_USB 33 #undef VERSAL_RST_DPC 34 #undef VERSAL_RST_DBG_TRACE 35 #undef VERSAL_RST_DBG_TSTMP 36 #undef VERSAL_RST_RPU0_DBG 37 #undef VERSAL_RST_RPU1_DBG 38 #undef VERSAL_RST_HSDP 39 #undef VERSAL_RST_CPMDBG 40 #undef VERSAL_RST_PCIE_CFG 41 #undef VERSAL_RST_PCIE_CORE0 42 #undef VERSAL_RST_PCIE_CORE1 43 #undef VERSAL_RST_PCIE_DMA 44 #undef VERSAL_RST_L2_0 45 #undef VERSAL_RST_L2_1 46 #undef VERSAL_RST_ADDR_REMAP 47 #undef VERSAL_RST_CPI0 48 #undef VERSAL_RST_CPI1 49 #undef VERSAL_RST_XRAM 50 #undef VERSAL_RST_AIE_ARRAY 51 #undef VERSAL_RST_AIE_SHIM 52 53 #endif 54