1 /* SPDX-License-Identifier: GPL-2.0-only OR BSD-2-Clause */ 2 /* Copyright (c) 2026, NVIDIA CORPORATION. All rights reserved. */ 3 4 /* 5 * This header provides constants for binding nvidia,tegra264-gpio*. 6 * 7 * The first cell in Tegra's GPIO specifier is the GPIO ID. The macros below 8 * provide names for this. 9 * 10 * The second cell contains standard flag values specified in gpio.h. 11 */ 12 13 #ifndef _DT_BINDINGS_GPIO_TEGRA264_GPIO_H 14 #define _DT_BINDINGS_GPIO_TEGRA264_GPIO_H 15 16 #include <dt-bindings/gpio/gpio.h> 17 18 /* GPIOs implemented by main GPIO controller */ 19 #define TEGRA264_MAIN_GPIO_PORT_T 0 20 #define TEGRA264_MAIN_GPIO_PORT_U 1 21 #define TEGRA264_MAIN_GPIO_PORT_V 2 22 #define TEGRA264_MAIN_GPIO_PORT_W 3 23 #define TEGRA264_MAIN_GPIO_PORT_AL 4 24 #define TEGRA264_MAIN_GPIO_PORT_Y 5 25 #define TEGRA264_MAIN_GPIO_PORT_Z 6 26 #define TEGRA264_MAIN_GPIO_PORT_X 7 27 #define TEGRA264_MAIN_GPIO_PORT_H 8 28 #define TEGRA264_MAIN_GPIO_PORT_J 9 29 #define TEGRA264_MAIN_GPIO_PORT_K 10 30 #define TEGRA264_MAIN_GPIO_PORT_L 11 31 #define TEGRA264_MAIN_GPIO_PORT_M 12 32 #define TEGRA264_MAIN_GPIO_PORT_P 13 33 #define TEGRA264_MAIN_GPIO_PORT_Q 14 34 #define TEGRA264_MAIN_GPIO_PORT_R 15 35 #define TEGRA264_MAIN_GPIO_PORT_S 16 36 #define TEGRA264_MAIN_GPIO_PORT_F 17 37 #define TEGRA264_MAIN_GPIO_PORT_G 18 38 39 #define TEGRA264_MAIN_GPIO(port, offset) \ 40 ((TEGRA264_MAIN_GPIO_PORT_##port * 8) + (offset)) 41 42 /* GPIOs implemented by AON GPIO controller */ 43 #define TEGRA264_AON_GPIO_PORT_AA 0 44 #define TEGRA264_AON_GPIO_PORT_BB 1 45 #define TEGRA264_AON_GPIO_PORT_CC 2 46 #define TEGRA264_AON_GPIO_PORT_DD 3 47 #define TEGRA264_AON_GPIO_PORT_EE 4 48 49 #define TEGRA264_AON_GPIO(port, offset) \ 50 ((TEGRA264_AON_GPIO_PORT_##port * 8) + (offset)) 51 52 #define TEGRA264_UPHY_GPIO_PORT_A 0 53 #define TEGRA264_UPHY_GPIO_PORT_B 1 54 #define TEGRA264_UPHY_GPIO_PORT_C 2 55 #define TEGRA264_UPHY_GPIO_PORT_D 3 56 #define TEGRA264_UPHY_GPIO_PORT_E 4 57 58 #define TEGRA264_UPHY_GPIO(port, offset) \ 59 ((TEGRA264_UPHY_GPIO_PORT_##port * 8) + (offset)) 60 61 #endif 62