1 /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2 /* 3 * Copyright (c) 2026 Aiden Isik <aidenisik+git@member.fsf.org> 4 * Author: Aiden Isik <aidenisik+git@member.fsf.org> 5 * 6 * Device Tree binding constants for Exynos5515 clock controller. 7 */ 8 9 #ifndef _DT_BINDINGS_CLOCK_EXYNOS5515_H 10 #define _DT_BINDINGS_CLOCK_EXYNOS5515_H 11 12 /* CMU_TOP */ 13 #define CLK_FOUT_AUD_PLL 1 14 #define CLK_FOUT_SHARED0_PLL 2 15 #define CLK_FOUT_SHARED1_PLL 3 16 17 #define CLK_MOUT_CMU_APM_BUS 4 18 #define CLK_MOUT_CMU_CORE_BUS 5 19 #define CLK_MOUT_CMU_CORE_SSS 6 20 #define CLK_MOUT_CMU_CPUCL0_BUSP 7 21 #define CLK_MOUT_CMU_CPUCL0_CPU 8 22 #define CLK_MOUT_CMU_CPUCL0_DBG 9 23 #define CLK_MOUT_CMU_DPU_AUDIF 10 24 #define CLK_MOUT_CMU_DPU_AUD_BUS 11 25 #define CLK_MOUT_CMU_DPU_AUD_CPU 12 26 #define CLK_MOUT_CMU_DPU_BUS 13 27 #define CLK_MOUT_CMU_FSYS_BUS 14 28 #define CLK_MOUT_CMU_FSYS_MMC_CARD 15 29 #define CLK_MOUT_CMU_FSYS_MMC_EMBD 16 30 #define CLK_MOUT_CMU_FSYS_USB20DRD 17 31 #define CLK_MOUT_CMU_G3D_BUS 18 32 #define CLK_MOUT_CMU_MFC_BUS 19 33 #define CLK_MOUT_CMU_MIF_BUSP 20 34 #define CLK_MOUT_CMU_MIF_SWITCH 21 35 #define CLK_MOUT_CMU_MODEM_SHARED1 22 36 #define CLK_MOUT_CMU_PERI_BUS 23 37 #define CLK_MOUT_CMU_PERI_IP 24 38 #define CLK_MOUT_CMU_PERI_UART 25 39 #define CLK_MOUT_CMU_CMUREF 26 40 41 #define CLK_DOUT_AP2CP_SHARED0_PLL 27 42 #define CLK_DOUT_AP2CP_SHARED1_PLL 28 43 #define CLK_DOUT_AP2CP_SHARED2_PLL 29 44 #define CLK_DOUT_CMU_APM_BUS 30 45 #define CLK_DOUT_CMU_CMU_BOOST 31 46 #define CLK_DOUT_CMU_CORE_BUS 32 47 #define CLK_DOUT_CMU_CORE_SSS 33 48 #define CLK_DOUT_CMU_CPUCL0_BUSP 34 49 #define CLK_DOUT_CMU_CPUCL0_CPU 35 50 #define CLK_DOUT_CMU_CPUCL0_DBG 36 51 #define CLK_DOUT_CMU_DPU_AUDIF 37 52 #define CLK_DOUT_CMU_DPU_AUD_BUS 38 53 #define CLK_DOUT_CMU_DPU_AUD_CPU 39 54 #define CLK_DOUT_CMU_DPU_BUS 40 55 #define CLK_DOUT_CMU_FSYS_BUS 41 56 #define CLK_DOUT_CMU_FSYS_MMC_CARD 42 57 #define CLK_DOUT_CMU_FSYS_MMC_EMBD 43 58 #define CLK_DOUT_CMU_FSYS_USB20DRD 44 59 #define CLK_DOUT_CMU_G3D_BUS 45 60 #define CLK_DOUT_CMU_MFC_BUS 46 61 #define CLK_DOUT_CMU_MIF_BUSP 47 62 #define CLK_DOUT_CMU_PERI_BUS 48 63 #define CLK_DOUT_CMU_PERI_IP 49 64 #define CLK_DOUT_CMU_PERI_UART 50 65 #define CLK_DOUT_CMU_CMUREF 51 66 67 #define CLK_DOUT_SHARED0_DIV2 52 68 #define CLK_DOUT_SHARED0_DIV3 53 69 #define CLK_DOUT_SHARED0_DIV4 54 70 #define CLK_DOUT_SHARED1_DIV2 55 71 #define CLK_DOUT_SHARED1_DIV3 56 72 #define CLK_DOUT_SHARED1_DIV4 57 73 #define CLK_DOUT_AUD_DIV2 58 74 #define CLK_DOUT_AUD_DIV3 59 75 #define CLK_DOUT_AUD_DIV4 60 76 77 #define CLK_GOUT_CMU_MIF_SWITCH 61 78 #define CLK_GOUT_CMU_APM_BUS 62 79 #define CLK_GOUT_CMU_CORE_BUS 63 80 #define CLK_GOUT_CMU_CORE_SSS 64 81 #define CLK_GOUT_CMU_CPUCL0_BUSP 65 82 #define CLK_GOUT_CMU_CPUCL0_CPU 66 83 #define CLK_GOUT_CMU_CPUCL0_DBG 67 84 #define CLK_GOUT_CMU_DPU_AUDIF 68 85 #define CLK_GOUT_CMU_DPU_AUD_BUS 69 86 #define CLK_GOUT_CMU_DPU_AUD_CPU 70 87 #define CLK_GOUT_CMU_DPU_BUS 71 88 #define CLK_GOUT_CMU_FSYS_BUS 72 89 #define CLK_GOUT_CMU_FSYS_MMC_CARD 73 90 #define CLK_GOUT_CMU_FSYS_MMC_EMBD 74 91 #define CLK_GOUT_CMU_FSYS_USB20DRD 75 92 #define CLK_GOUT_CMU_G3D_BUS 76 93 #define CLK_GOUT_CMU_MFC_BUS 77 94 #define CLK_GOUT_CMU_MIF_BUSP 78 95 #define CLK_GOUT_CMU_MODEM_SHARED0 79 96 #define CLK_GOUT_CMU_MODEM_SHARED1 80 97 #define CLK_GOUT_CMU_MODEM_SHARED2 81 98 #define CLK_GOUT_CMU_PERI_BUS 82 99 #define CLK_GOUT_CMU_PERI_IP 83 100 #define CLK_GOUT_CMU_PERI_UART 84 101 102 /* CMU_PERI */ 103 #define CLK_MOUT_PLL_PERI_BUS_USER 1 104 #define CLK_MOUT_PLL_PERI_IP_USER 2 105 #define CLK_MOUT_PLL_PERI_UART_USER 3 106 #define CLK_MOUT_PERI_SPI 4 107 #define CLK_MOUT_PERI_USI00_USI 5 108 109 #define CLK_DOUT_PERI_OTP 6 110 111 #define CLK_DOUT_PERI_I2C_0 7 112 #define CLK_DOUT_PERI_I2C_1 8 113 #define CLK_DOUT_PERI_I2C_2 9 114 #define CLK_DOUT_PERI_I2C_3 10 115 #define CLK_DOUT_PERI_SPI 11 116 #define CLK_DOUT_PERI_USI00_I2C 12 117 #define CLK_DOUT_PERI_USI00_USI 13 118 119 #define CLK_GOUT_PERI_BUSIF_TMU_PCLK 14 120 #define CLK_GOUT_PERI_D_TZPC_PCLK 15 121 #define CLK_GOUT_PERI_GPIO_PCLK 16 122 #define CLK_GOUT_PERI_I2C_0_IPCLK 17 123 #define CLK_GOUT_PERI_I2C_0_PCLK 18 124 #define CLK_GOUT_PERI_I2C_1_IPCLK 19 125 #define CLK_GOUT_PERI_I2C_1_PCLK 20 126 #define CLK_GOUT_PERI_I2C_2_IPCLK 21 127 #define CLK_GOUT_PERI_I2C_2_PCLK 22 128 #define CLK_GOUT_PERI_I2C_3_IPCLK 23 129 #define CLK_GOUT_PERI_I2C_3_PCLK 24 130 #define CLK_GOUT_PERI_MCT_PCLK 25 131 #define CLK_GOUT_PERI_OTP_OSCCLK 26 132 #define CLK_GOUT_PERI_OTP_PCLK 27 133 #define CLK_GOUT_PERI_CMU_PCLK 28 134 #define CLK_GOUT_PERI_PWM_MOTOR_PCLK 29 135 #define CLK_GOUT_PERI_BUS_CLK 30 136 #define CLK_GOUT_PERI_I2C_0_CLK 31 137 #define CLK_GOUT_PERI_I2C_1_CLK 32 138 #define CLK_GOUT_PERI_I2C_2_CLK 33 139 #define CLK_GOUT_PERI_I2C_3_CLK 34 140 #define CLK_GOUT_PERI_OSCCLK 35 141 #define CLK_GOUT_PERI_SPI_CLK 36 142 #define CLK_GOUT_PERI_UART_CLK 37 143 #define CLK_GOUT_PERI_USI00_I2C_CLK 38 144 #define CLK_GOUT_PERI_USI00_USI_CLK 39 145 #define CLK_GOUT_PERI_SLH_AXI_MI_P_CLK 40 146 #define CLK_GOUT_PERI_SYSREG_PCLK 41 147 #define CLK_GOUT_PERI_USI00_I2C_IPCLK 42 148 #define CLK_GOUT_PERI_USI00_I2C_PCLK 43 149 #define CLK_GOUT_PERI_USI00_USI_IPCLK 44 150 #define CLK_GOUT_PERI_USI00_USI_PCLK 45 151 #define CLK_GOUT_PERI_USI_SPI_IPCLK 46 152 #define CLK_GOUT_PERI_USI_SPI_PCLK 47 153 #define CLK_GOUT_PERI_USI_UART_IPCLK 48 154 #define CLK_GOUT_PERI_USI_UART_PCLK 49 155 #define CLK_GOUT_PERI_WDT0_PCLK 50 156 #define CLK_GOUT_PERI_WDT1_PCLK 51 157 #define CLK_GOUT_PERI_I2C_0 52 158 #define CLK_GOUT_PERI_I2C_1 53 159 #define CLK_GOUT_PERI_I2C_2 54 160 #define CLK_GOUT_PERI_I2C_3 55 161 #define CLK_GOUT_PERI_USI00_I2C 56 162 163 /* CMU_FSYS */ 164 #define CLK_MOUT_PLL_FSYS_BUS_USER 1 165 #define CLK_MOUT_PLL_FSYS_MMC_CARD_USER 2 166 #define CLK_MOUT_PLL_FSYS_MMC_EMBD_USER 3 167 #define CLK_MOUT_PLL_FSYS_USB20DRD_USER 4 168 169 #define CLK_GOUT_FSYS_CMU_PCLK 5 170 #define CLK_GOUT_FSYS_MMC_CARD_SDCLKIN 6 171 #define CLK_GOUT_FSYS_MMC_EMBD_SDCLKIN 7 172 #define CLK_GOUT_FSYS_OSCCLK 8 173 #define CLK_GOUT_FSYS_USB20DRD_REFCLK 9 174 #define CLK_GOUT_FSYS_USB20DRD_PHY_REFCLK 10 175 #define CLK_GOUT_FSYS_D_TZPC_PCLK 11 176 #define CLK_GOUT_FSYS_GPIO_PCLK 12 177 #define CLK_GOUT_FSYS_MMC_CARD_ACLK 13 178 #define CLK_GOUT_FSYS_MMC_EMBD_ACLK 14 179 #define CLK_GOUT_FSYS_PPMU_ACLK 15 180 #define CLK_GOUT_FSYS_PPMU_PCLK 16 181 #define CLK_GOUT_FSYS_BUS_CLK 17 182 #define CLK_GOUT_FSYS_SLH_AXI_MI_P_CLK 18 183 #define CLK_GOUT_FSYS_SLH_AXI_SI_D_CLK 19 184 #define CLK_GOUT_FSYS_SYSREG_PCLK 20 185 #define CLK_GOUT_FSYS_USB20DRD_ACLK_PHYCTRL 21 186 #define CLK_GOUT_FSYS_USB20DRD_BUS_CLK_EARLY 22 187 #define CLK_GOUT_FSYS_US_64TO128_ACLK 23 188 #define CLK_GOUT_FSYS_XIU_D_ACLK 24 189 #define CLK_GOUT_FSYS_XIU_P_ACLK 25 190 191 #endif /* _DT_BINDINGS_CLOCK_EXYNOS5515_H */ 192