1 /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2 /* 3 * Copyright (c) Qualcomm Technologies, Inc. and/or its subsidiaries. 4 */ 5 6 #ifndef _DT_BINDINGS_CLK_QCOM_NE_GCC_NORD_H 7 #define _DT_BINDINGS_CLK_QCOM_NE_GCC_NORD_H 8 9 /* NE_GCC clocks */ 10 #define NE_GCC_AGGRE_NOC_UFS_PHY_AXI_CLK 0 11 #define NE_GCC_AGGRE_NOC_USB2_AXI_CLK 1 12 #define NE_GCC_AGGRE_NOC_USB3_PRIM_AXI_CLK 2 13 #define NE_GCC_AGGRE_NOC_USB3_SEC_AXI_CLK 3 14 #define NE_GCC_AHB2PHY_CLK 4 15 #define NE_GCC_CNOC_USB2_AXI_CLK 5 16 #define NE_GCC_CNOC_USB3_PRIM_AXI_CLK 6 17 #define NE_GCC_CNOC_USB3_SEC_AXI_CLK 7 18 #define NE_GCC_FRQ_MEASURE_REF_CLK 8 19 #define NE_GCC_GP1_CLK 9 20 #define NE_GCC_GP1_CLK_SRC 10 21 #define NE_GCC_GP2_CLK 11 22 #define NE_GCC_GP2_CLK_SRC 12 23 #define NE_GCC_GPLL0 13 24 #define NE_GCC_GPLL0_OUT_EVEN 14 25 #define NE_GCC_GPLL2 15 26 #define NE_GCC_GPU_2_CFG_CLK 16 27 #define NE_GCC_GPU_2_GPLL0_CLK_SRC 17 28 #define NE_GCC_GPU_2_GPLL0_DIV_CLK_SRC 18 29 #define NE_GCC_GPU_2_HSCNOC_GFX_CLK 19 30 #define NE_GCC_GPU_2_SMMU_VOTE_CLK 20 31 #define NE_GCC_QUPV3_WRAP2_CORE_2X_CLK 21 32 #define NE_GCC_QUPV3_WRAP2_CORE_CLK 22 33 #define NE_GCC_QUPV3_WRAP2_M_AHB_CLK 23 34 #define NE_GCC_QUPV3_WRAP2_S0_CLK 24 35 #define NE_GCC_QUPV3_WRAP2_S0_CLK_SRC 25 36 #define NE_GCC_QUPV3_WRAP2_S1_CLK 26 37 #define NE_GCC_QUPV3_WRAP2_S1_CLK_SRC 27 38 #define NE_GCC_QUPV3_WRAP2_S2_CLK 28 39 #define NE_GCC_QUPV3_WRAP2_S2_CLK_SRC 29 40 #define NE_GCC_QUPV3_WRAP2_S3_CLK 30 41 #define NE_GCC_QUPV3_WRAP2_S3_CLK_SRC 31 42 #define NE_GCC_QUPV3_WRAP2_S4_CLK 32 43 #define NE_GCC_QUPV3_WRAP2_S4_CLK_SRC 33 44 #define NE_GCC_QUPV3_WRAP2_S5_CLK 34 45 #define NE_GCC_QUPV3_WRAP2_S5_CLK_SRC 35 46 #define NE_GCC_QUPV3_WRAP2_S6_CLK 36 47 #define NE_GCC_QUPV3_WRAP2_S6_CLK_SRC 37 48 #define NE_GCC_QUPV3_WRAP2_S_AHB_CLK 38 49 #define NE_GCC_SDCC4_APPS_CLK 39 50 #define NE_GCC_SDCC4_APPS_CLK_SRC 40 51 #define NE_GCC_SDCC4_AXI_CLK 41 52 #define NE_GCC_UFS_PHY_AHB_CLK 42 53 #define NE_GCC_UFS_PHY_AXI_CLK 43 54 #define NE_GCC_UFS_PHY_AXI_CLK_SRC 44 55 #define NE_GCC_UFS_PHY_ICE_CORE_CLK 45 56 #define NE_GCC_UFS_PHY_ICE_CORE_CLK_SRC 46 57 #define NE_GCC_UFS_PHY_PHY_AUX_CLK 47 58 #define NE_GCC_UFS_PHY_PHY_AUX_CLK_SRC 48 59 #define NE_GCC_UFS_PHY_RX_SYMBOL_0_CLK 49 60 #define NE_GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC 50 61 #define NE_GCC_UFS_PHY_RX_SYMBOL_1_CLK 51 62 #define NE_GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC 52 63 #define NE_GCC_UFS_PHY_TX_SYMBOL_0_CLK 53 64 #define NE_GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC 54 65 #define NE_GCC_UFS_PHY_UNIPRO_CORE_CLK 55 66 #define NE_GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 56 67 #define NE_GCC_USB20_MASTER_CLK 57 68 #define NE_GCC_USB20_MASTER_CLK_SRC 58 69 #define NE_GCC_USB20_MOCK_UTMI_CLK 59 70 #define NE_GCC_USB20_MOCK_UTMI_CLK_SRC 60 71 #define NE_GCC_USB20_MOCK_UTMI_POSTDIV_CLK_SRC 61 72 #define NE_GCC_USB20_SLEEP_CLK 62 73 #define NE_GCC_USB31_PRIM_ATB_CLK 63 74 #define NE_GCC_USB31_PRIM_EUD_AHB_CLK 64 75 #define NE_GCC_USB31_PRIM_MASTER_CLK 65 76 #define NE_GCC_USB31_PRIM_MASTER_CLK_SRC 66 77 #define NE_GCC_USB31_PRIM_MOCK_UTMI_CLK 67 78 #define NE_GCC_USB31_PRIM_MOCK_UTMI_CLK_SRC 68 79 #define NE_GCC_USB31_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC 69 80 #define NE_GCC_USB31_PRIM_SLEEP_CLK 70 81 #define NE_GCC_USB31_SEC_ATB_CLK 71 82 #define NE_GCC_USB31_SEC_EUD_AHB_CLK 72 83 #define NE_GCC_USB31_SEC_MASTER_CLK 73 84 #define NE_GCC_USB31_SEC_MASTER_CLK_SRC 74 85 #define NE_GCC_USB31_SEC_MOCK_UTMI_CLK 75 86 #define NE_GCC_USB31_SEC_MOCK_UTMI_CLK_SRC 76 87 #define NE_GCC_USB31_SEC_MOCK_UTMI_POSTDIV_CLK_SRC 77 88 #define NE_GCC_USB31_SEC_SLEEP_CLK 78 89 #define NE_GCC_USB3_PRIM_PHY_AUX_CLK 79 90 #define NE_GCC_USB3_PRIM_PHY_AUX_CLK_SRC 80 91 #define NE_GCC_USB3_PRIM_PHY_COM_AUX_CLK 81 92 #define NE_GCC_USB3_PRIM_PHY_PIPE_CLK 82 93 #define NE_GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 83 94 #define NE_GCC_USB3_SEC_PHY_AUX_CLK 84 95 #define NE_GCC_USB3_SEC_PHY_AUX_CLK_SRC 85 96 #define NE_GCC_USB3_SEC_PHY_COM_AUX_CLK 86 97 #define NE_GCC_USB3_SEC_PHY_PIPE_CLK 87 98 #define NE_GCC_USB3_SEC_PHY_PIPE_CLK_SRC 88 99 100 /* NE_GCC power domains */ 101 #define NE_GCC_UFS_MEM_PHY_GDSC 0 102 #define NE_GCC_UFS_PHY_GDSC 1 103 #define NE_GCC_USB20_PRIM_GDSC 2 104 #define NE_GCC_USB31_PRIM_GDSC 3 105 #define NE_GCC_USB31_SEC_GDSC 4 106 #define NE_GCC_USB3_PHY_GDSC 5 107 #define NE_GCC_USB3_SEC_PHY_GDSC 6 108 109 /* NE_GCC resets */ 110 #define NE_GCC_GPU_2_BCR 0 111 #define NE_GCC_QUPV3_WRAPPER_2_BCR 1 112 #define NE_GCC_SDCC4_BCR 2 113 #define NE_GCC_UFS_PHY_BCR 3 114 #define NE_GCC_USB20_PRIM_BCR 4 115 #define NE_GCC_USB31_PRIM_BCR 5 116 #define NE_GCC_USB31_SEC_BCR 6 117 #define NE_GCC_USB3_DP_PHY_PRIM_BCR 7 118 #define NE_GCC_USB3_DP_PHY_SEC_BCR 8 119 #define NE_GCC_USB3_PHY_PRIM_BCR 9 120 #define NE_GCC_USB3_PHY_SEC_BCR 10 121 #define NE_GCC_USB3PHY_PHY_PRIM_BCR 11 122 #define NE_GCC_USB3PHY_PHY_SEC_BCR 12 123 124 #endif 125