1 /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2 /* 3 * Copyright (c) Qualcomm Technologies, Inc. and/or its subsidiaries. 4 */ 5 6 #ifndef _DT_BINDINGS_CLK_QCOM_GCC_NORD_H 7 #define _DT_BINDINGS_CLK_QCOM_GCC_NORD_H 8 9 /* GCC clocks */ 10 #define GCC_BOOT_ROM_AHB_CLK 0 11 #define GCC_GP1_CLK 1 12 #define GCC_GP1_CLK_SRC 2 13 #define GCC_GP2_CLK 3 14 #define GCC_GP2_CLK_SRC 4 15 #define GCC_GPLL0 5 16 #define GCC_GPLL0_OUT_EVEN 6 17 #define GCC_MMU_0_TCU_VOTE_CLK 7 18 #define GCC_PCIE_A_AUX_CLK 8 19 #define GCC_PCIE_A_AUX_CLK_SRC 9 20 #define GCC_PCIE_A_CFG_AHB_CLK 10 21 #define GCC_PCIE_A_DTI_QTC_CLK 11 22 #define GCC_PCIE_A_MSTR_AXI_CLK 12 23 #define GCC_PCIE_A_PHY_AUX_CLK 13 24 #define GCC_PCIE_A_PHY_AUX_CLK_SRC 14 25 #define GCC_PCIE_A_PHY_RCHNG_CLK 15 26 #define GCC_PCIE_A_PHY_RCHNG_CLK_SRC 16 27 #define GCC_PCIE_A_PIPE_CLK 17 28 #define GCC_PCIE_A_PIPE_CLK_SRC 18 29 #define GCC_PCIE_A_SLV_AXI_CLK 19 30 #define GCC_PCIE_A_SLV_Q2A_AXI_CLK 20 31 #define GCC_PCIE_B_AUX_CLK 21 32 #define GCC_PCIE_B_AUX_CLK_SRC 22 33 #define GCC_PCIE_B_CFG_AHB_CLK 23 34 #define GCC_PCIE_B_DTI_QTC_CLK 24 35 #define GCC_PCIE_B_MSTR_AXI_CLK 25 36 #define GCC_PCIE_B_PHY_AUX_CLK 26 37 #define GCC_PCIE_B_PHY_AUX_CLK_SRC 27 38 #define GCC_PCIE_B_PHY_RCHNG_CLK 28 39 #define GCC_PCIE_B_PHY_RCHNG_CLK_SRC 29 40 #define GCC_PCIE_B_PIPE_CLK 30 41 #define GCC_PCIE_B_PIPE_CLK_SRC 31 42 #define GCC_PCIE_B_SLV_AXI_CLK 32 43 #define GCC_PCIE_B_SLV_Q2A_AXI_CLK 33 44 #define GCC_PCIE_C_AUX_CLK 34 45 #define GCC_PCIE_C_AUX_CLK_SRC 35 46 #define GCC_PCIE_C_CFG_AHB_CLK 36 47 #define GCC_PCIE_C_DTI_QTC_CLK 37 48 #define GCC_PCIE_C_MSTR_AXI_CLK 38 49 #define GCC_PCIE_C_PHY_AUX_CLK 39 50 #define GCC_PCIE_C_PHY_AUX_CLK_SRC 40 51 #define GCC_PCIE_C_PHY_RCHNG_CLK 41 52 #define GCC_PCIE_C_PHY_RCHNG_CLK_SRC 42 53 #define GCC_PCIE_C_PIPE_CLK 43 54 #define GCC_PCIE_C_PIPE_CLK_SRC 44 55 #define GCC_PCIE_C_SLV_AXI_CLK 45 56 #define GCC_PCIE_C_SLV_Q2A_AXI_CLK 46 57 #define GCC_PCIE_D_AUX_CLK 47 58 #define GCC_PCIE_D_AUX_CLK_SRC 48 59 #define GCC_PCIE_D_CFG_AHB_CLK 49 60 #define GCC_PCIE_D_DTI_QTC_CLK 50 61 #define GCC_PCIE_D_MSTR_AXI_CLK 51 62 #define GCC_PCIE_D_PHY_AUX_CLK 52 63 #define GCC_PCIE_D_PHY_AUX_CLK_SRC 53 64 #define GCC_PCIE_D_PHY_RCHNG_CLK 54 65 #define GCC_PCIE_D_PHY_RCHNG_CLK_SRC 55 66 #define GCC_PCIE_D_PIPE_CLK 56 67 #define GCC_PCIE_D_PIPE_CLK_SRC 57 68 #define GCC_PCIE_D_SLV_AXI_CLK 58 69 #define GCC_PCIE_D_SLV_Q2A_AXI_CLK 59 70 #define GCC_PCIE_LINK_AHB_CLK 60 71 #define GCC_PCIE_LINK_XO_CLK 61 72 #define GCC_PCIE_NOC_ASYNC_BRIDGE_CLK 62 73 #define GCC_PCIE_NOC_CNOC_SF_QX_CLK 63 74 #define GCC_PCIE_NOC_M_CFG_CLK 64 75 #define GCC_PCIE_NOC_M_PDB_CLK 65 76 #define GCC_PCIE_NOC_MSTR_AXI_CLK 66 77 #define GCC_PCIE_NOC_PWRCTL_CLK 67 78 #define GCC_PCIE_NOC_QOSGEN_EXTREF_CLK 68 79 #define GCC_PCIE_NOC_REFGEN_CLK 69 80 #define GCC_PCIE_NOC_REFGEN_CLK_SRC 70 81 #define GCC_PCIE_NOC_S_CFG_CLK 71 82 #define GCC_PCIE_NOC_S_PDB_CLK 72 83 #define GCC_PCIE_NOC_SAFETY_CLK 73 84 #define GCC_PCIE_NOC_SAFETY_CLK_SRC 74 85 #define GCC_PCIE_NOC_SLAVE_AXI_CLK 75 86 #define GCC_PCIE_NOC_TSCTR_CLK 76 87 #define GCC_PCIE_NOC_XO_CLK 77 88 #define GCC_PDM2_CLK 78 89 #define GCC_PDM2_CLK_SRC 79 90 #define GCC_PDM_AHB_CLK 80 91 #define GCC_PDM_XO4_CLK 81 92 #define GCC_QUPV3_WRAP3_CORE_2X_CLK 82 93 #define GCC_QUPV3_WRAP3_CORE_CLK 83 94 #define GCC_QUPV3_WRAP3_M_CLK 84 95 #define GCC_QUPV3_WRAP3_QSPI_REF_CLK 85 96 #define GCC_QUPV3_WRAP3_QSPI_REF_CLK_SRC 86 97 #define GCC_QUPV3_WRAP3_S0_CLK 87 98 #define GCC_QUPV3_WRAP3_S0_CLK_SRC 88 99 #define GCC_QUPV3_WRAP3_S_AHB_CLK 89 100 #define GCC_SMMU_PCIE_QTC_VOTE_CLK 90 101 102 /* GCC power domains */ 103 #define GCC_PCIE_A_GDSC 0 104 #define GCC_PCIE_A_PHY_GDSC 1 105 #define GCC_PCIE_B_GDSC 2 106 #define GCC_PCIE_B_PHY_GDSC 3 107 #define GCC_PCIE_C_GDSC 4 108 #define GCC_PCIE_C_PHY_GDSC 5 109 #define GCC_PCIE_D_GDSC 6 110 #define GCC_PCIE_D_PHY_GDSC 7 111 #define GCC_PCIE_NOC_GDSC 8 112 113 /* GCC resets */ 114 #define GCC_PCIE_A_BCR 0 115 #define GCC_PCIE_A_LINK_DOWN_BCR 1 116 #define GCC_PCIE_A_NOCSR_COM_PHY_BCR 2 117 #define GCC_PCIE_A_PHY_BCR 3 118 #define GCC_PCIE_A_PHY_CFG_AHB_BCR 4 119 #define GCC_PCIE_A_PHY_COM_BCR 5 120 #define GCC_PCIE_A_PHY_NOCSR_COM_PHY_BCR 6 121 #define GCC_PCIE_B_BCR 7 122 #define GCC_PCIE_B_LINK_DOWN_BCR 8 123 #define GCC_PCIE_B_NOCSR_COM_PHY_BCR 9 124 #define GCC_PCIE_B_PHY_BCR 10 125 #define GCC_PCIE_B_PHY_CFG_AHB_BCR 11 126 #define GCC_PCIE_B_PHY_COM_BCR 12 127 #define GCC_PCIE_B_PHY_NOCSR_COM_PHY_BCR 13 128 #define GCC_PCIE_C_BCR 14 129 #define GCC_PCIE_C_LINK_DOWN_BCR 15 130 #define GCC_PCIE_C_NOCSR_COM_PHY_BCR 16 131 #define GCC_PCIE_C_PHY_BCR 17 132 #define GCC_PCIE_C_PHY_CFG_AHB_BCR 18 133 #define GCC_PCIE_C_PHY_COM_BCR 19 134 #define GCC_PCIE_C_PHY_NOCSR_COM_PHY_BCR 20 135 #define GCC_PCIE_D_BCR 21 136 #define GCC_PCIE_D_LINK_DOWN_BCR 22 137 #define GCC_PCIE_D_NOCSR_COM_PHY_BCR 23 138 #define GCC_PCIE_D_PHY_BCR 24 139 #define GCC_PCIE_D_PHY_CFG_AHB_BCR 25 140 #define GCC_PCIE_D_PHY_COM_BCR 26 141 #define GCC_PCIE_D_PHY_NOCSR_COM_PHY_BCR 27 142 #define GCC_PCIE_NOC_BCR 28 143 #define GCC_PDM_BCR 29 144 #define GCC_QUPV3_WRAPPER_3_BCR 30 145 #define GCC_TCSR_PCIE_BCR 31 146 147 #endif 148