1 /* SPDX-License-Identifier: GPL-2.0 */ 2 /* 3 * Copyright (c) Qualcomm Technologies, Inc. and/or its subsidiaries. All rights reserved. 4 */ 5 6 #ifndef QCOM_PHY_QMP_QSERDES_TXRX_PCIE_V8_H_ 7 #define QCOM_PHY_QMP_QSERDES_TXRX_PCIE_V8_H_ 8 9 #define QSERDES_V8_PCIE_TX_RES_CODE_LANE_OFFSET_TX 0x030 10 #define QSERDES_V8_PCIE_TX_RES_CODE_LANE_OFFSET_RX 0x034 11 #define QSERDES_V8_PCIE_TX_LANE_MODE_1 0x07c 12 #define QSERDES_V8_PCIE_TX_LANE_MODE_2 0x080 13 #define QSERDES_V8_PCIE_TX_LANE_MODE_3 0x084 14 #define QSERDES_V8_PCIE_TX_TRAN_DRVR_EMP_EN 0x0b4 15 #define QSERDES_V8_PCIE_TX_TX_BAND0 0x0e0 16 #define QSERDES_V8_PCIE_TX_TX_BAND1 0x0e4 17 #define QSERDES_V8_PCIE_TX_SEL_10B_8B 0x0f4 18 #define QSERDES_V8_PCIE_TX_SEL_20B_10B 0x0f8 19 #define QSERDES_V8_PCIE_TX_PARRATE_REC_DETECT_IDLE_EN 0x058 20 #define QSERDES_V8_PCIE_TX_TX_ADAPT_POST_THRESH1 0x118 21 #define QSERDES_V8_PCIE_TX_TX_ADAPT_POST_THRESH2 0x11c 22 #define QSERDES_V8_PCIE_TX_PHPRE_CTRL 0x128 23 #define QSERDES_V8_PCIE_TX_EQ_RCF_CTRL_RATE3 0x148 24 #define QSERDES_V8_PCIE_TX_EQ_RCF_CTRL_RATE4 0x14c 25 26 #define QSERDES_V8_PCIE_RX_UCDR_FO_GAIN_RATE4 0x0dc 27 #define QSERDES_V8_PCIE_RX_UCDR_SO_GAIN_RATE3 0x0ec 28 #define QSERDES_V8_PCIE_RX_UCDR_SO_GAIN_RATE4 0x0f0 29 #define QSERDES_V8_PCIE_RX_UCDR_PI_CONTROLS 0x0f4 30 #define QSERDES_V8_PCIE_RX_VGA_CAL_CNTRL1 0x170 31 #define QSERDES_V8_PCIE_RX_VGA_CAL_MAN_VAL 0x178 32 #define QSERDES_V8_PCIE_RX_RX_EQU_ADAPTOR_CNTRL4 0x1b4 33 #define QSERDES_V8_PCIE_RX_SIGDET_ENABLES 0x1d8 34 #define QSERDES_V8_PCIE_RX_SIGDET_LVL 0x1e0 35 #define QSERDES_V8_PCIE_RX_RXCLK_DIV2_CTRL 0x0b8 36 #define QSERDES_V8_PCIE_RX_RX_BAND_CTRL0 0x0bc 37 #define QSERDES_V8_PCIE_RX_RX_TERM_BW_CTRL0 0x0c4 38 #define QSERDES_V8_PCIE_RX_RX_TERM_BW_CTRL1 0x0c8 39 #define QSERDES_V8_PCIE_RX_SVS_MODE_CTRL 0x0b4 40 #define QSERDES_V8_PCIE_RX_UCDR_PI_CTRL1 0x058 41 #define QSERDES_V8_PCIE_RX_UCDR_PI_CTRL2 0x05c 42 #define QSERDES_V8_PCIE_RX_UCDR_SB2_THRESH2_RATE3 0x084 43 #define QSERDES_V8_PCIE_RX_UCDR_SB2_GAIN1_RATE3 0x098 44 #define QSERDES_V8_PCIE_RX_UCDR_SB2_GAIN2_RATE3 0x0ac 45 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE_0_1_B0 0x218 46 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE_0_1_B1 0x21c 47 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE_0_1_B2 0x220 48 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE_0_1_B4 0x228 49 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE_0_1_B7 0x234 50 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE3_B0 0x260 51 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE3_B1 0x264 52 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE3_B2 0x268 53 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE3_B3 0x26c 54 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE3_B4 0x270 55 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE4_SA_B0 0x284 56 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE4_SA_B1 0x288 57 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE4_SA_B2 0x28c 58 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE4_SA_B3 0x290 59 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE4_SA_B4 0x294 60 #define QSERDES_V8_PCIE_RX_RX_MODE_RATE4_SA_B5 0x298 61 #define QSERDES_V8_PCIE_RX_Q_PI_INTRINSIC_BIAS_RATE32 0x31c 62 #define QSERDES_V8_PCIE_RX_Q_PI_INTRINSIC_BIAS_RATE4 0x320 63 #define QSERDES_V8_PCIE_RX_EOM_MAX_ERR_LIMIT_LSB 0x11c 64 #define QSERDES_V8_PCIE_RX_EOM_MAX_ERR_LIMIT_MSB 0x120 65 #define QSERDES_V8_PCIE_RX_AUXDATA_BIN_RATE23 0x108 66 #define QSERDES_V8_PCIE_RX_AUXDATA_BIN_RATE4 0x10c 67 #define QSERDES_V8_PCIE_RX_VTHRESH_CAL_MAN_VAL_RATE3 0x198 68 #define QSERDES_V8_PCIE_RX_VTHRESH_CAL_MAN_VAL_RATE4 0x19c 69 #define QSERDES_V8_PCIE_RX_GM_CAL 0x1a0 70 71 #endif 72