1 /* SPDX-License-Identifier: GPL-2.0 OR BSD-2-Clause */ 2 /* 3 * Copyright (c) Qualcomm Technologies, Inc. and/or its subsidiaries. 4 */ 5 6 #ifndef __DTS_ARM64_QCOM_ADC5_GEN3_H__ 7 #define __DTS_ARM64_QCOM_ADC5_GEN3_H__ 8 9 /* ADC channels for PMIC5 Gen3 */ 10 11 #define VIRT_CHAN(sid, chan) ((sid) << 8 | (chan)) 12 13 #define ADC5_GEN3_REF_GND(sid) VIRT_CHAN(sid, 0x00) 14 #define ADC5_GEN3_1P25VREF(sid) VIRT_CHAN(sid, 0x01) 15 #define ADC5_GEN3_VREF_VADC(sid) VIRT_CHAN(sid, 0x02) 16 #define ADC5_GEN3_DIE_TEMP(sid) VIRT_CHAN(sid, 0x03) 17 18 #define ADC5_GEN3_AMUX1_THM(sid) VIRT_CHAN(sid, 0x04) 19 #define ADC5_GEN3_AMUX2_THM(sid) VIRT_CHAN(sid, 0x05) 20 #define ADC5_GEN3_AMUX3_THM(sid) VIRT_CHAN(sid, 0x06) 21 #define ADC5_GEN3_AMUX4_THM(sid) VIRT_CHAN(sid, 0x07) 22 #define ADC5_GEN3_AMUX5_THM(sid) VIRT_CHAN(sid, 0x08) 23 #define ADC5_GEN3_AMUX6_THM(sid) VIRT_CHAN(sid, 0x09) 24 #define ADC5_GEN3_AMUX1_GPIO(sid) VIRT_CHAN(sid, 0x0a) 25 #define ADC5_GEN3_AMUX2_GPIO(sid) VIRT_CHAN(sid, 0x0b) 26 #define ADC5_GEN3_AMUX3_GPIO(sid) VIRT_CHAN(sid, 0x0c) 27 #define ADC5_GEN3_AMUX4_GPIO(sid) VIRT_CHAN(sid, 0x0d) 28 29 #define ADC5_GEN3_CHG_TEMP(sid) VIRT_CHAN(sid, 0x10) 30 #define ADC5_GEN3_USB_SNS_V_16(sid) VIRT_CHAN(sid, 0x11) 31 #define ADC5_GEN3_VIN_DIV16_MUX(sid) VIRT_CHAN(sid, 0x12) 32 #define ADC5_GEN3_VREF_BAT_THERM(sid) VIRT_CHAN(sid, 0x15) 33 #define ADC5_GEN3_IIN_FB(sid) VIRT_CHAN(sid, 0x17) 34 #define ADC5_GEN3_TEMP_ALARM_LITE(sid) VIRT_CHAN(sid, 0x18) 35 #define ADC5_GEN3_IIN_SMB(sid) VIRT_CHAN(sid, 0x19) 36 #define ADC5_GEN3_ICHG_SMB(sid) VIRT_CHAN(sid, 0x1b) 37 #define ADC5_GEN3_ICHG_FB(sid) VIRT_CHAN(sid, 0xa1) 38 39 /* 30k pull-up */ 40 #define ADC5_GEN3_AMUX1_THM_30K_PU(sid) VIRT_CHAN(sid, 0x24) 41 #define ADC5_GEN3_AMUX2_THM_30K_PU(sid) VIRT_CHAN(sid, 0x25) 42 #define ADC5_GEN3_AMUX3_THM_30K_PU(sid) VIRT_CHAN(sid, 0x26) 43 #define ADC5_GEN3_AMUX4_THM_30K_PU(sid) VIRT_CHAN(sid, 0x27) 44 #define ADC5_GEN3_AMUX5_THM_30K_PU(sid) VIRT_CHAN(sid, 0x28) 45 #define ADC5_GEN3_AMUX6_THM_30K_PU(sid) VIRT_CHAN(sid, 0x29) 46 #define ADC5_GEN3_AMUX1_GPIO_30K_PU(sid) VIRT_CHAN(sid, 0x2a) 47 #define ADC5_GEN3_AMUX2_GPIO_30K_PU(sid) VIRT_CHAN(sid, 0x2b) 48 #define ADC5_GEN3_AMUX3_GPIO_30K_PU(sid) VIRT_CHAN(sid, 0x2c) 49 #define ADC5_GEN3_AMUX4_GPIO_30K_PU(sid) VIRT_CHAN(sid, 0x2d) 50 51 /* 100k pull-up */ 52 #define ADC5_GEN3_AMUX1_THM_100K_PU(sid) VIRT_CHAN(sid, 0x44) 53 #define ADC5_GEN3_AMUX2_THM_100K_PU(sid) VIRT_CHAN(sid, 0x45) 54 #define ADC5_GEN3_AMUX3_THM_100K_PU(sid) VIRT_CHAN(sid, 0x46) 55 #define ADC5_GEN3_AMUX4_THM_100K_PU(sid) VIRT_CHAN(sid, 0x47) 56 #define ADC5_GEN3_AMUX5_THM_100K_PU(sid) VIRT_CHAN(sid, 0x48) 57 #define ADC5_GEN3_AMUX6_THM_100K_PU(sid) VIRT_CHAN(sid, 0x49) 58 #define ADC5_GEN3_AMUX1_GPIO_100K_PU(sid) VIRT_CHAN(sid, 0x4a) 59 #define ADC5_GEN3_AMUX2_GPIO_100K_PU(sid) VIRT_CHAN(sid, 0x4b) 60 #define ADC5_GEN3_AMUX3_GPIO_100K_PU(sid) VIRT_CHAN(sid, 0x4c) 61 #define ADC5_GEN3_AMUX4_GPIO_100K_PU(sid) VIRT_CHAN(sid, 0x4d) 62 63 /* 400k pull-up */ 64 #define ADC5_GEN3_AMUX1_THM_400K_PU(sid) VIRT_CHAN(sid, 0x64) 65 #define ADC5_GEN3_AMUX2_THM_400K_PU(sid) VIRT_CHAN(sid, 0x65) 66 #define ADC5_GEN3_AMUX3_THM_400K_PU(sid) VIRT_CHAN(sid, 0x66) 67 #define ADC5_GEN3_AMUX4_THM_400K_PU(sid) VIRT_CHAN(sid, 0x67) 68 #define ADC5_GEN3_AMUX5_THM_400K_PU(sid) VIRT_CHAN(sid, 0x68) 69 #define ADC5_GEN3_AMUX6_THM_400K_PU(sid) VIRT_CHAN(sid, 0x69) 70 #define ADC5_GEN3_AMUX1_GPIO_400K_PU(sid) VIRT_CHAN(sid, 0x6a) 71 #define ADC5_GEN3_AMUX2_GPIO_400K_PU(sid) VIRT_CHAN(sid, 0x6b) 72 #define ADC5_GEN3_AMUX3_GPIO_400K_PU(sid) VIRT_CHAN(sid, 0x6c) 73 #define ADC5_GEN3_AMUX4_GPIO_400K_PU(sid) VIRT_CHAN(sid, 0x6d) 74 75 /* 1/3 Divider */ 76 #define ADC5_GEN3_AMUX1_GPIO_DIV3(sid) VIRT_CHAN(sid, 0x8a) 77 #define ADC5_GEN3_AMUX2_GPIO_DIV3(sid) VIRT_CHAN(sid, 0x8b) 78 #define ADC5_GEN3_AMUX3_GPIO_DIV3(sid) VIRT_CHAN(sid, 0x8c) 79 #define ADC5_GEN3_AMUX4_GPIO_DIV3(sid) VIRT_CHAN(sid, 0x8d) 80 81 #define ADC5_GEN3_VPH_PWR(sid) VIRT_CHAN(sid, 0x8e) 82 #define ADC5_GEN3_VBAT_SNS_QBG(sid) VIRT_CHAN(sid, 0x8f) 83 84 #define ADC5_GEN3_VBAT_SNS_CHGR(sid) VIRT_CHAN(sid, 0x94) 85 #define ADC5_GEN3_VBAT_2S_MID_QBG(sid) VIRT_CHAN(sid, 0x96) 86 #define ADC5_GEN3_VBAT_2S_MID_CHGR(sid) VIRT_CHAN(sid, 0x9d) 87 88 #endif /* __DTS_ARM64_QCOM_ADC5_GEN3_H__ */ 89