xref: /linux/sound/soc/codecs/tas2780.h (revision 4f2c0a4acffbec01079c28f839422e64ddeff004)
1*eae9f9ceSRaphael-Xu /* SPDX-License-Identifier: GPL-2.0-only */
2*eae9f9ceSRaphael-Xu /*
3*eae9f9ceSRaphael-Xu  * TAS2780.h - ALSA SoC Texas Instruments TAS2780 Mono Audio Amplifier
4*eae9f9ceSRaphael-Xu  *
5*eae9f9ceSRaphael-Xu  * Copyright (C) 2020-2022 Texas Instruments Incorporated - https://www.ti.com
6*eae9f9ceSRaphael-Xu  *
7*eae9f9ceSRaphael-Xu  * Author: Raphael Xu <raphael-xu@ti.com>
8*eae9f9ceSRaphael-Xu  */
9*eae9f9ceSRaphael-Xu 
10*eae9f9ceSRaphael-Xu #ifndef __TAS2780_H__
11*eae9f9ceSRaphael-Xu #define __TAS2780_H__
12*eae9f9ceSRaphael-Xu 
13*eae9f9ceSRaphael-Xu /* Book Control Register */
14*eae9f9ceSRaphael-Xu #define TAS2780_BOOKCTL_PAGE	0
15*eae9f9ceSRaphael-Xu #define TAS2780_BOOKCTL_REG	127
16*eae9f9ceSRaphael-Xu #define TAS2780_REG(page, reg)	((page * 128) + reg)
17*eae9f9ceSRaphael-Xu 
18*eae9f9ceSRaphael-Xu /* Page */
19*eae9f9ceSRaphael-Xu #define TAS2780_PAGE		TAS2780_REG(0X0, 0x00)
20*eae9f9ceSRaphael-Xu #define TAS2780_PAGE_PAGE_MASK	255
21*eae9f9ceSRaphael-Xu 
22*eae9f9ceSRaphael-Xu /* Software Reset */
23*eae9f9ceSRaphael-Xu #define TAS2780_SW_RST	TAS2780_REG(0X0, 0x01)
24*eae9f9ceSRaphael-Xu #define TAS2780_RST	BIT(0)
25*eae9f9ceSRaphael-Xu 
26*eae9f9ceSRaphael-Xu /* Power Control */
27*eae9f9ceSRaphael-Xu #define TAS2780_PWR_CTRL		TAS2780_REG(0X0, 0x02)
28*eae9f9ceSRaphael-Xu #define TAS2780_PWR_CTRL_MASK		GENMASK(1, 0)
29*eae9f9ceSRaphael-Xu #define TAS2780_PWR_CTRL_ACTIVE		0x0
30*eae9f9ceSRaphael-Xu #define TAS2780_PWR_CTRL_MUTE		BIT(0)
31*eae9f9ceSRaphael-Xu #define TAS2780_PWR_CTRL_SHUTDOWN	BIT(1)
32*eae9f9ceSRaphael-Xu 
33*eae9f9ceSRaphael-Xu #define TAS2780_VSENSE_POWER_EN		3
34*eae9f9ceSRaphael-Xu #define TAS2780_ISENSE_POWER_EN		4
35*eae9f9ceSRaphael-Xu 
36*eae9f9ceSRaphael-Xu /* Digital Volume Control */
37*eae9f9ceSRaphael-Xu #define TAS2780_DVC	TAS2780_REG(0X0, 0x1a)
38*eae9f9ceSRaphael-Xu #define TAS2780_DVC_MAX	0xc9
39*eae9f9ceSRaphael-Xu 
40*eae9f9ceSRaphael-Xu #define TAS2780_CHNL_0  TAS2780_REG(0X0, 0x03)
41*eae9f9ceSRaphael-Xu 
42*eae9f9ceSRaphael-Xu /* TDM Configuration Reg0 */
43*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG0		TAS2780_REG(0X0, 0x08)
44*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG0_SMP_MASK	BIT(5)
45*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG0_SMP_48KHZ	0x0
46*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG0_SMP_44_1KHZ	BIT(5)
47*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG0_MASK		GENMASK(3, 1)
48*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG0_44_1_48KHZ	BIT(3)
49*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG0_88_2_96KHZ	(BIT(3) | BIT(1))
50*eae9f9ceSRaphael-Xu 
51*eae9f9ceSRaphael-Xu /* TDM Configuration Reg1 */
52*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG1		TAS2780_REG(0X0, 0x09)
53*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG1_MASK		GENMASK(5, 1)
54*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG1_51_SHIFT	1
55*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG1_RX_MASK	BIT(0)
56*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG1_RX_RISING	0x0
57*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG1_RX_FALLING	BIT(0)
58*eae9f9ceSRaphael-Xu 
59*eae9f9ceSRaphael-Xu /* TDM Configuration Reg2 */
60*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG2		TAS2780_REG(0X0, 0x0a)
61*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG2_RXW_MASK	GENMASK(3, 2)
62*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG2_RXW_16BITS	0x0
63*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG2_RXW_24BITS	BIT(3)
64*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG2_RXW_32BITS	(BIT(3) | BIT(2))
65*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG2_RXS_MASK	GENMASK(1, 0)
66*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG2_RXS_16BITS	0x0
67*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG2_RXS_24BITS	BIT(0)
68*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG2_RXS_32BITS	BIT(1)
69*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG2_SCFG_MASK	GENMASK(5, 4)
70*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG2_SCFG_I2S	0x0
71*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG2_SCFG_LEFT_J	BIT(4)
72*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG2_SCFG_RIGHT_J	BIT(5)
73*eae9f9ceSRaphael-Xu 
74*eae9f9ceSRaphael-Xu /* TDM Configuration Reg3 */
75*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG3		TAS2780_REG(0X0, 0x0c)
76*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG3_RXS_MASK	GENMASK(7, 4)
77*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG3_RXS_SHIFT	0x4
78*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG3_MASK		GENMASK(3, 0)
79*eae9f9ceSRaphael-Xu 
80*eae9f9ceSRaphael-Xu /* TDM Configuration Reg4 */
81*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG4		TAS2780_REG(0X0, 0x0d)
82*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG4_TX_OFFSET_MASK	GENMASK(3, 1)
83*eae9f9ceSRaphael-Xu 
84*eae9f9ceSRaphael-Xu /* TDM Configuration Reg5 */
85*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG5		TAS2780_REG(0X0, 0x0e)
86*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG5_VSNS_MASK	BIT(6)
87*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG5_VSNS_ENABLE	BIT(6)
88*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG5_50_MASK	GENMASK(5, 0)
89*eae9f9ceSRaphael-Xu 
90*eae9f9ceSRaphael-Xu /* TDM Configuration Reg6 */
91*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG6		TAS2780_REG(0X0, 0x0f)
92*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG6_ISNS_MASK	BIT(6)
93*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG6_ISNS_ENABLE	BIT(6)
94*eae9f9ceSRaphael-Xu #define TAS2780_TDM_CFG6_50_MASK	GENMASK(5, 0)
95*eae9f9ceSRaphael-Xu 
96*eae9f9ceSRaphael-Xu /* IC CFG */
97*eae9f9ceSRaphael-Xu #define TAS2780_IC_CFG			TAS2780_REG(0X0, 0x5c)
98*eae9f9ceSRaphael-Xu #define TAS2780_IC_CFG_MASK		GENMASK(7, 6)
99*eae9f9ceSRaphael-Xu #define TAS2780_IC_CFG_ENABLE		(BIT(7) | BIT(6))
100*eae9f9ceSRaphael-Xu 
101*eae9f9ceSRaphael-Xu #endif /* __TAS2780_H__ */
102