1*5b70764eSIcenowy Zheng// SPDX-License-Identifier: GPL-2.0 OR MIT 2*5b70764eSIcenowy Zheng/* 3*5b70764eSIcenowy Zheng * Copyright (C) 2025 Icenowy Zheng <uwu@icenowy.me> 4*5b70764eSIcenowy Zheng */ 5*5b70764eSIcenowy Zheng 6*5b70764eSIcenowy Zheng/dts-v1/; 7*5b70764eSIcenowy Zheng#include "jh7110-common.dtsi" 8*5b70764eSIcenowy Zheng 9*5b70764eSIcenowy Zheng/ { 10*5b70764eSIcenowy Zheng model = "Xunlong Orange Pi RV"; 11*5b70764eSIcenowy Zheng compatible = "xunlong,orangepi-rv", "starfive,jh7110"; 12*5b70764eSIcenowy Zheng 13*5b70764eSIcenowy Zheng /* This regulator is always on by hardware */ 14*5b70764eSIcenowy Zheng reg_vcc3v3_pcie: regulator-vcc3v3-pcie { 15*5b70764eSIcenowy Zheng compatible = "regulator-fixed"; 16*5b70764eSIcenowy Zheng regulator-name = "vcc3v3-pcie"; 17*5b70764eSIcenowy Zheng regulator-min-microvolt = <3300000>; 18*5b70764eSIcenowy Zheng regulator-max-microvolt = <3300000>; 19*5b70764eSIcenowy Zheng regulator-always-on; 20*5b70764eSIcenowy Zheng }; 21*5b70764eSIcenowy Zheng 22*5b70764eSIcenowy Zheng wifi_pwrseq: wifi-pwrseq { 23*5b70764eSIcenowy Zheng compatible = "mmc-pwrseq-simple"; 24*5b70764eSIcenowy Zheng reset-gpios = <&sysgpio 62 GPIO_ACTIVE_LOW>; 25*5b70764eSIcenowy Zheng }; 26*5b70764eSIcenowy Zheng}; 27*5b70764eSIcenowy Zheng 28*5b70764eSIcenowy Zheng&gmac0 { 29*5b70764eSIcenowy Zheng assigned-clocks = <&aoncrg JH7110_AONCLK_GMAC0_TX>; 30*5b70764eSIcenowy Zheng assigned-clock-parents = <&aoncrg JH7110_AONCLK_GMAC0_RMII_RTX>; 31*5b70764eSIcenowy Zheng starfive,tx-use-rgmii-clk; 32*5b70764eSIcenowy Zheng status = "okay"; 33*5b70764eSIcenowy Zheng}; 34*5b70764eSIcenowy Zheng 35*5b70764eSIcenowy Zheng&mmc0 { 36*5b70764eSIcenowy Zheng #address-cells = <1>; 37*5b70764eSIcenowy Zheng #size-cells = <0>; 38*5b70764eSIcenowy Zheng cap-sd-highspeed; 39*5b70764eSIcenowy Zheng mmc-pwrseq = <&wifi_pwrseq>; 40*5b70764eSIcenowy Zheng vmmc-supply = <®_vcc3v3_pcie>; 41*5b70764eSIcenowy Zheng vqmmc-supply = <&vcc_3v3>; 42*5b70764eSIcenowy Zheng status = "okay"; 43*5b70764eSIcenowy Zheng 44*5b70764eSIcenowy Zheng ap6256: wifi@1 { 45*5b70764eSIcenowy Zheng compatible = "brcm,bcm43456-fmac", "brcm,bcm4329-fmac"; 46*5b70764eSIcenowy Zheng reg = <1>; 47*5b70764eSIcenowy Zheng /* TODO: out-of-band IRQ on GPIO21, lacking pinctrl support */ 48*5b70764eSIcenowy Zheng }; 49*5b70764eSIcenowy Zheng}; 50*5b70764eSIcenowy Zheng 51*5b70764eSIcenowy Zheng&mmc1 { 52*5b70764eSIcenowy Zheng cd-gpios = <&sysgpio 41 GPIO_ACTIVE_HIGH>; 53*5b70764eSIcenowy Zheng}; 54*5b70764eSIcenowy Zheng 55*5b70764eSIcenowy Zheng&pcie0 { 56*5b70764eSIcenowy Zheng status = "okay"; 57*5b70764eSIcenowy Zheng}; 58*5b70764eSIcenowy Zheng 59*5b70764eSIcenowy Zheng&pcie1 { 60*5b70764eSIcenowy Zheng status = "okay"; 61*5b70764eSIcenowy Zheng}; 62*5b70764eSIcenowy Zheng 63*5b70764eSIcenowy Zheng&phy0 { 64*5b70764eSIcenowy Zheng rx-internal-delay-ps = <1500>; 65*5b70764eSIcenowy Zheng tx-internal-delay-ps = <1500>; 66*5b70764eSIcenowy Zheng motorcomm,rx-clk-drv-microamp = <3970>; 67*5b70764eSIcenowy Zheng motorcomm,rx-data-drv-microamp = <2910>; 68*5b70764eSIcenowy Zheng motorcomm,tx-clk-adj-enabled; 69*5b70764eSIcenowy Zheng motorcomm,tx-clk-10-inverted; 70*5b70764eSIcenowy Zheng motorcomm,tx-clk-100-inverted; 71*5b70764eSIcenowy Zheng motorcomm,tx-clk-1000-inverted; 72*5b70764eSIcenowy Zheng}; 73*5b70764eSIcenowy Zheng 74*5b70764eSIcenowy Zheng&pwmdac { 75*5b70764eSIcenowy Zheng status = "okay"; 76*5b70764eSIcenowy Zheng}; 77