1*52dbf848SAndre Przywara /* SPDX-License-Identifier: (GPL-2.0-only OR MIT) */ 2*52dbf848SAndre Przywara /* 3*52dbf848SAndre Przywara * Copyright (C) 2024 Arm Ltd. 4*52dbf848SAndre Przywara */ 5*52dbf848SAndre Przywara 6*52dbf848SAndre Przywara #ifndef _DT_BINDINGS_CLK_SUN55I_A523_R_CCU_H_ 7*52dbf848SAndre Przywara #define _DT_BINDINGS_CLK_SUN55I_A523_R_CCU_H_ 8*52dbf848SAndre Przywara 9*52dbf848SAndre Przywara #define CLK_R_AHB 0 10*52dbf848SAndre Przywara #define CLK_R_APB0 1 11*52dbf848SAndre Przywara #define CLK_R_APB1 2 12*52dbf848SAndre Przywara #define CLK_R_TIMER0 3 13*52dbf848SAndre Przywara #define CLK_R_TIMER1 4 14*52dbf848SAndre Przywara #define CLK_R_TIMER2 5 15*52dbf848SAndre Przywara #define CLK_BUS_R_TIMER 6 16*52dbf848SAndre Przywara #define CLK_BUS_R_TWD 7 17*52dbf848SAndre Przywara #define CLK_R_PWMCTRL 8 18*52dbf848SAndre Przywara #define CLK_BUS_R_PWMCTRL 9 19*52dbf848SAndre Przywara #define CLK_R_SPI 10 20*52dbf848SAndre Przywara #define CLK_BUS_R_SPI 11 21*52dbf848SAndre Przywara #define CLK_BUS_R_SPINLOCK 12 22*52dbf848SAndre Przywara #define CLK_BUS_R_MSGBOX 13 23*52dbf848SAndre Przywara #define CLK_BUS_R_UART0 14 24*52dbf848SAndre Przywara #define CLK_BUS_R_UART1 15 25*52dbf848SAndre Przywara #define CLK_BUS_R_I2C0 16 26*52dbf848SAndre Przywara #define CLK_BUS_R_I2C1 17 27*52dbf848SAndre Przywara #define CLK_BUS_R_I2C2 18 28*52dbf848SAndre Przywara #define CLK_BUS_R_PPU0 19 29*52dbf848SAndre Przywara #define CLK_BUS_R_PPU1 20 30*52dbf848SAndre Przywara #define CLK_BUS_R_CPU_BIST 21 31*52dbf848SAndre Przywara #define CLK_R_IR_RX 22 32*52dbf848SAndre Przywara #define CLK_BUS_R_IR_RX 23 33*52dbf848SAndre Przywara #define CLK_BUS_R_DMA 24 34*52dbf848SAndre Przywara #define CLK_BUS_R_RTC 25 35*52dbf848SAndre Przywara #define CLK_BUS_R_CPUCFG 26 36*52dbf848SAndre Przywara 37*52dbf848SAndre Przywara #endif /* _DT_BINDINGS_CLK_SUN55I_A523_R_CCU_H_ */ 38