1b065b23dSDevi Priya /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2b065b23dSDevi Priya /* 3b065b23dSDevi Priya * Copyright (c) 2018-2023 The Linux Foundation. All rights reserved. 4b065b23dSDevi Priya */ 5b065b23dSDevi Priya 6b065b23dSDevi Priya #ifndef _DT_BINDINGS_CLOCK_IPQ_GCC_9574_H 7b065b23dSDevi Priya #define _DT_BINDINGS_CLOCK_IPQ_GCC_9574_H 8b065b23dSDevi Priya 9b065b23dSDevi Priya #define GPLL0_MAIN 0 10b065b23dSDevi Priya #define GPLL0 1 11b065b23dSDevi Priya #define GPLL2_MAIN 2 12b065b23dSDevi Priya #define GPLL2 3 13b065b23dSDevi Priya #define GPLL4_MAIN 4 14b065b23dSDevi Priya #define GPLL4 5 15b065b23dSDevi Priya #define GCC_SLEEP_CLK_SRC 6 16b065b23dSDevi Priya #define APSS_AHB_CLK_SRC 7 17b065b23dSDevi Priya #define APSS_AXI_CLK_SRC 8 18b065b23dSDevi Priya #define BLSP1_QUP1_I2C_APPS_CLK_SRC 9 19b065b23dSDevi Priya #define BLSP1_QUP1_SPI_APPS_CLK_SRC 10 20b065b23dSDevi Priya #define BLSP1_QUP2_I2C_APPS_CLK_SRC 11 21b065b23dSDevi Priya #define BLSP1_QUP2_SPI_APPS_CLK_SRC 12 22b065b23dSDevi Priya #define BLSP1_QUP3_I2C_APPS_CLK_SRC 13 23b065b23dSDevi Priya #define BLSP1_QUP3_SPI_APPS_CLK_SRC 14 24b065b23dSDevi Priya #define BLSP1_QUP4_I2C_APPS_CLK_SRC 15 25b065b23dSDevi Priya #define BLSP1_QUP4_SPI_APPS_CLK_SRC 16 26b065b23dSDevi Priya #define BLSP1_QUP5_I2C_APPS_CLK_SRC 17 27b065b23dSDevi Priya #define BLSP1_QUP5_SPI_APPS_CLK_SRC 18 28b065b23dSDevi Priya #define BLSP1_QUP6_I2C_APPS_CLK_SRC 19 29b065b23dSDevi Priya #define BLSP1_QUP6_SPI_APPS_CLK_SRC 20 30b065b23dSDevi Priya #define BLSP1_UART1_APPS_CLK_SRC 21 31b065b23dSDevi Priya #define BLSP1_UART2_APPS_CLK_SRC 22 32b065b23dSDevi Priya #define BLSP1_UART3_APPS_CLK_SRC 23 33b065b23dSDevi Priya #define BLSP1_UART4_APPS_CLK_SRC 24 34b065b23dSDevi Priya #define BLSP1_UART5_APPS_CLK_SRC 25 35b065b23dSDevi Priya #define BLSP1_UART6_APPS_CLK_SRC 26 36b065b23dSDevi Priya #define GCC_APSS_AHB_CLK 27 37b065b23dSDevi Priya #define GCC_APSS_AXI_CLK 28 38b065b23dSDevi Priya #define GCC_BLSP1_QUP1_I2C_APPS_CLK 29 39b065b23dSDevi Priya #define GCC_BLSP1_QUP1_SPI_APPS_CLK 30 40b065b23dSDevi Priya #define GCC_BLSP1_QUP2_I2C_APPS_CLK 31 41b065b23dSDevi Priya #define GCC_BLSP1_QUP2_SPI_APPS_CLK 32 42b065b23dSDevi Priya #define GCC_BLSP1_QUP3_I2C_APPS_CLK 33 43b065b23dSDevi Priya #define GCC_BLSP1_QUP3_SPI_APPS_CLK 34 44b065b23dSDevi Priya #define GCC_BLSP1_QUP4_I2C_APPS_CLK 35 45b065b23dSDevi Priya #define GCC_BLSP1_QUP4_SPI_APPS_CLK 36 46b065b23dSDevi Priya #define GCC_BLSP1_QUP5_I2C_APPS_CLK 37 47b065b23dSDevi Priya #define GCC_BLSP1_QUP5_SPI_APPS_CLK 38 48b065b23dSDevi Priya #define GCC_BLSP1_QUP6_I2C_APPS_CLK 39 49b065b23dSDevi Priya #define GCC_BLSP1_QUP6_SPI_APPS_CLK 40 50b065b23dSDevi Priya #define GCC_BLSP1_UART1_APPS_CLK 41 51b065b23dSDevi Priya #define GCC_BLSP1_UART2_APPS_CLK 42 52b065b23dSDevi Priya #define GCC_BLSP1_UART3_APPS_CLK 43 53b065b23dSDevi Priya #define GCC_BLSP1_UART4_APPS_CLK 44 54b065b23dSDevi Priya #define GCC_BLSP1_UART5_APPS_CLK 45 55b065b23dSDevi Priya #define GCC_BLSP1_UART6_APPS_CLK 46 56b065b23dSDevi Priya #define PCIE0_AXI_M_CLK_SRC 47 57b065b23dSDevi Priya #define GCC_PCIE0_AXI_M_CLK 48 58b065b23dSDevi Priya #define PCIE1_AXI_M_CLK_SRC 49 59b065b23dSDevi Priya #define GCC_PCIE1_AXI_M_CLK 50 60b065b23dSDevi Priya #define PCIE2_AXI_M_CLK_SRC 51 61b065b23dSDevi Priya #define GCC_PCIE2_AXI_M_CLK 52 62b065b23dSDevi Priya #define PCIE3_AXI_M_CLK_SRC 53 63b065b23dSDevi Priya #define GCC_PCIE3_AXI_M_CLK 54 64b065b23dSDevi Priya #define PCIE0_AXI_S_CLK_SRC 55 65b065b23dSDevi Priya #define GCC_PCIE0_AXI_S_BRIDGE_CLK 56 66b065b23dSDevi Priya #define GCC_PCIE0_AXI_S_CLK 57 67b065b23dSDevi Priya #define PCIE1_AXI_S_CLK_SRC 58 68b065b23dSDevi Priya #define GCC_PCIE1_AXI_S_BRIDGE_CLK 59 69b065b23dSDevi Priya #define GCC_PCIE1_AXI_S_CLK 60 70b065b23dSDevi Priya #define PCIE2_AXI_S_CLK_SRC 61 71b065b23dSDevi Priya #define GCC_PCIE2_AXI_S_BRIDGE_CLK 62 72b065b23dSDevi Priya #define GCC_PCIE2_AXI_S_CLK 63 73b065b23dSDevi Priya #define PCIE3_AXI_S_CLK_SRC 64 74b065b23dSDevi Priya #define GCC_PCIE3_AXI_S_BRIDGE_CLK 65 75b065b23dSDevi Priya #define GCC_PCIE3_AXI_S_CLK 66 76b065b23dSDevi Priya #define PCIE0_PIPE_CLK_SRC 67 77b065b23dSDevi Priya #define PCIE1_PIPE_CLK_SRC 68 78b065b23dSDevi Priya #define PCIE2_PIPE_CLK_SRC 69 79b065b23dSDevi Priya #define PCIE3_PIPE_CLK_SRC 70 80b065b23dSDevi Priya #define PCIE_AUX_CLK_SRC 71 81b065b23dSDevi Priya #define GCC_PCIE0_AUX_CLK 72 82b065b23dSDevi Priya #define GCC_PCIE1_AUX_CLK 73 83b065b23dSDevi Priya #define GCC_PCIE2_AUX_CLK 74 84b065b23dSDevi Priya #define GCC_PCIE3_AUX_CLK 75 85b065b23dSDevi Priya #define PCIE0_RCHNG_CLK_SRC 76 86b065b23dSDevi Priya #define GCC_PCIE0_RCHNG_CLK 77 87b065b23dSDevi Priya #define PCIE1_RCHNG_CLK_SRC 78 88b065b23dSDevi Priya #define GCC_PCIE1_RCHNG_CLK 79 89b065b23dSDevi Priya #define PCIE2_RCHNG_CLK_SRC 80 90b065b23dSDevi Priya #define GCC_PCIE2_RCHNG_CLK 81 91b065b23dSDevi Priya #define PCIE3_RCHNG_CLK_SRC 82 92b065b23dSDevi Priya #define GCC_PCIE3_RCHNG_CLK 83 93b065b23dSDevi Priya #define GCC_PCIE0_AHB_CLK 84 94b065b23dSDevi Priya #define GCC_PCIE1_AHB_CLK 85 95b065b23dSDevi Priya #define GCC_PCIE2_AHB_CLK 86 96b065b23dSDevi Priya #define GCC_PCIE3_AHB_CLK 87 97b065b23dSDevi Priya #define USB0_AUX_CLK_SRC 88 98b065b23dSDevi Priya #define GCC_USB0_AUX_CLK 89 99b065b23dSDevi Priya #define USB0_MASTER_CLK_SRC 90 100b065b23dSDevi Priya #define GCC_USB0_MASTER_CLK 91 101b065b23dSDevi Priya #define GCC_SNOC_USB_CLK 92 102b065b23dSDevi Priya #define GCC_ANOC_USB_AXI_CLK 93 103b065b23dSDevi Priya #define USB0_MOCK_UTMI_CLK_SRC 94 104b065b23dSDevi Priya #define USB0_MOCK_UTMI_DIV_CLK_SRC 95 105b065b23dSDevi Priya #define GCC_USB0_MOCK_UTMI_CLK 96 106b065b23dSDevi Priya #define USB0_PIPE_CLK_SRC 97 107b065b23dSDevi Priya #define GCC_USB0_PHY_CFG_AHB_CLK 98 108b065b23dSDevi Priya #define SDCC1_APPS_CLK_SRC 99 109b065b23dSDevi Priya #define GCC_SDCC1_APPS_CLK 100 110b065b23dSDevi Priya #define SDCC1_ICE_CORE_CLK_SRC 101 111b065b23dSDevi Priya #define GCC_SDCC1_ICE_CORE_CLK 102 112b065b23dSDevi Priya #define GCC_SDCC1_AHB_CLK 103 113b065b23dSDevi Priya #define PCNOC_BFDCD_CLK_SRC 104 114b065b23dSDevi Priya #define GCC_NSSCFG_CLK 105 115b065b23dSDevi Priya #define GCC_NSSNOC_NSSCC_CLK 106 116b065b23dSDevi Priya #define GCC_NSSCC_CLK 107 117b065b23dSDevi Priya #define GCC_NSSNOC_PCNOC_1_CLK 108 118b065b23dSDevi Priya #define GCC_QDSS_DAP_AHB_CLK 109 119b065b23dSDevi Priya #define GCC_QDSS_CFG_AHB_CLK 110 120b065b23dSDevi Priya #define GCC_QPIC_AHB_CLK 111 121b065b23dSDevi Priya #define GCC_QPIC_CLK 112 122b065b23dSDevi Priya #define GCC_BLSP1_AHB_CLK 113 123b065b23dSDevi Priya #define GCC_MDIO_AHB_CLK 114 124b065b23dSDevi Priya #define GCC_PRNG_AHB_CLK 115 125b065b23dSDevi Priya #define GCC_UNIPHY0_AHB_CLK 116 126b065b23dSDevi Priya #define GCC_UNIPHY1_AHB_CLK 117 127b065b23dSDevi Priya #define GCC_UNIPHY2_AHB_CLK 118 128b065b23dSDevi Priya #define GCC_CMN_12GPLL_AHB_CLK 119 129b065b23dSDevi Priya #define GCC_CMN_12GPLL_APU_CLK 120 130b065b23dSDevi Priya #define SYSTEM_NOC_BFDCD_CLK_SRC 121 131b065b23dSDevi Priya #define GCC_NSSNOC_SNOC_CLK 122 132b065b23dSDevi Priya #define GCC_NSSNOC_SNOC_1_CLK 123 133b065b23dSDevi Priya #define GCC_QDSS_ETR_USB_CLK 124 134b065b23dSDevi Priya #define WCSS_AHB_CLK_SRC 125 135b065b23dSDevi Priya #define WCSS_AXI_M_CLK_SRC 131 136b065b23dSDevi Priya #define QDSS_AT_CLK_SRC 133 137b065b23dSDevi Priya #define GCC_NSSNOC_ATB_CLK 136 138b065b23dSDevi Priya #define GCC_QDSS_AT_CLK 137 139b065b23dSDevi Priya #define GCC_SYS_NOC_AT_CLK 138 140b065b23dSDevi Priya #define GCC_PCNOC_AT_CLK 139 141b065b23dSDevi Priya #define GCC_USB0_EUD_AT_CLK 140 142b065b23dSDevi Priya #define GCC_QDSS_EUD_AT_CLK 141 143b065b23dSDevi Priya #define QDSS_STM_CLK_SRC 142 144b065b23dSDevi Priya #define GCC_QDSS_STM_CLK 143 145b065b23dSDevi Priya #define GCC_SYS_NOC_QDSS_STM_AXI_CLK 144 146b065b23dSDevi Priya #define QDSS_TRACECLKIN_CLK_SRC 145 147b065b23dSDevi Priya #define GCC_QDSS_TRACECLKIN_CLK 146 148b065b23dSDevi Priya #define QDSS_TSCTR_CLK_SRC 147 149b065b23dSDevi Priya #define GCC_QDSS_TSCTR_DIV2_CLK 150 150b065b23dSDevi Priya #define GCC_QDSS_TS_CLK 151 151b065b23dSDevi Priya #define GCC_QDSS_TSCTR_DIV4_CLK 152 152b065b23dSDevi Priya #define GCC_NSS_TS_CLK 153 153b065b23dSDevi Priya #define GCC_QDSS_TSCTR_DIV8_CLK 154 154b065b23dSDevi Priya #define GCC_QDSS_TSCTR_DIV16_CLK 155 155b065b23dSDevi Priya #define GCC_QDSS_DAP_CLK 160 156b065b23dSDevi Priya #define GCC_QDSS_APB2JTAG_CLK 161 157b065b23dSDevi Priya #define GCC_QDSS_TSCTR_DIV3_CLK 162 158b065b23dSDevi Priya #define QPIC_IO_MACRO_CLK_SRC 163 159b065b23dSDevi Priya #define GCC_QPIC_IO_MACRO_CLK 164 160b065b23dSDevi Priya #define Q6_AXI_CLK_SRC 165 161b065b23dSDevi Priya #define Q6_AXIM2_CLK_SRC 169 162b065b23dSDevi Priya #define NSSNOC_MEMNOC_BFDCD_CLK_SRC 170 163b065b23dSDevi Priya #define GCC_NSSNOC_MEMNOC_CLK 171 164b065b23dSDevi Priya #define GCC_NSSNOC_MEM_NOC_1_CLK 172 165b065b23dSDevi Priya #define GCC_NSS_TBU_CLK 173 166b065b23dSDevi Priya #define GCC_MEM_NOC_NSSNOC_CLK 174 167b065b23dSDevi Priya #define LPASS_AXIM_CLK_SRC 175 168b065b23dSDevi Priya #define LPASS_SWAY_CLK_SRC 176 169b065b23dSDevi Priya #define ADSS_PWM_CLK_SRC 177 170b065b23dSDevi Priya #define GCC_ADSS_PWM_CLK 178 171b065b23dSDevi Priya #define GP1_CLK_SRC 179 172b065b23dSDevi Priya #define GP2_CLK_SRC 180 173b065b23dSDevi Priya #define GP3_CLK_SRC 181 174b065b23dSDevi Priya #define DDRSS_SMS_SLOW_CLK_SRC 182 175b065b23dSDevi Priya #define GCC_XO_CLK_SRC 183 176b065b23dSDevi Priya #define GCC_XO_CLK 184 177b065b23dSDevi Priya #define GCC_NSSNOC_QOSGEN_REF_CLK 185 178b065b23dSDevi Priya #define GCC_NSSNOC_TIMEOUT_REF_CLK 186 179b065b23dSDevi Priya #define GCC_XO_DIV4_CLK 187 180b065b23dSDevi Priya #define GCC_UNIPHY0_SYS_CLK 188 181b065b23dSDevi Priya #define GCC_UNIPHY1_SYS_CLK 189 182b065b23dSDevi Priya #define GCC_UNIPHY2_SYS_CLK 190 183b065b23dSDevi Priya #define GCC_CMN_12GPLL_SYS_CLK 191 184b065b23dSDevi Priya #define GCC_NSSNOC_XO_DCD_CLK 192 185b065b23dSDevi Priya #define UNIPHY_SYS_CLK_SRC 194 186b065b23dSDevi Priya #define NSS_TS_CLK_SRC 195 187b065b23dSDevi Priya #define GCC_ANOC_PCIE0_1LANE_M_CLK 196 188b065b23dSDevi Priya #define GCC_ANOC_PCIE1_1LANE_M_CLK 197 189b065b23dSDevi Priya #define GCC_ANOC_PCIE2_2LANE_M_CLK 198 190b065b23dSDevi Priya #define GCC_ANOC_PCIE3_2LANE_M_CLK 199 191b065b23dSDevi Priya #define GCC_SNOC_PCIE0_1LANE_S_CLK 200 192b065b23dSDevi Priya #define GCC_SNOC_PCIE1_1LANE_S_CLK 201 193b065b23dSDevi Priya #define GCC_SNOC_PCIE2_2LANE_S_CLK 202 194b065b23dSDevi Priya #define GCC_SNOC_PCIE3_2LANE_S_CLK 203 19535e237b3SAnusha Rao #define GCC_CRYPTO_CLK_SRC 204 19635e237b3SAnusha Rao #define GCC_CRYPTO_CLK 205 19735e237b3SAnusha Rao #define GCC_CRYPTO_AXI_CLK 206 19835e237b3SAnusha Rao #define GCC_CRYPTO_AHB_CLK 207 19985c0d230SVaradarajan Narayanan #define GCC_USB0_PIPE_CLK 208 20085c0d230SVaradarajan Narayanan #define GCC_USB0_SLEEP_CLK 209 201*475beea0SAlexandru Gagniuc #define GCC_PCIE0_PIPE_CLK 210 202*475beea0SAlexandru Gagniuc #define GCC_PCIE1_PIPE_CLK 211 203*475beea0SAlexandru Gagniuc #define GCC_PCIE2_PIPE_CLK 212 204*475beea0SAlexandru Gagniuc #define GCC_PCIE3_PIPE_CLK 213 205b065b23dSDevi Priya #endif 206