1*34f3b374SVincenzo Frascino// SPDX-License-Identifier: (GPL-2.0 OR BSD-3-Clause) 2*34f3b374SVincenzo Frascino/* 3*34f3b374SVincenzo Frascino * Copyright (c) 2021-2024, Arm Limited. All rights reserved. 4*34f3b374SVincenzo Frascino */ 5*34f3b374SVincenzo Frascino 6*34f3b374SVincenzo Frascino/dts-v1/; 7*34f3b374SVincenzo Frascino#include "morello.dtsi" 8*34f3b374SVincenzo Frascino 9*34f3b374SVincenzo Frascino/ { 10*34f3b374SVincenzo Frascino model = "Arm Morello Fixed Virtual Platform"; 11*34f3b374SVincenzo Frascino compatible = "arm,morello-fvp", "arm,morello"; 12*34f3b374SVincenzo Frascino 13*34f3b374SVincenzo Frascino aliases { 14*34f3b374SVincenzo Frascino serial0 = &uart0; 15*34f3b374SVincenzo Frascino }; 16*34f3b374SVincenzo Frascino 17*34f3b374SVincenzo Frascino chosen { 18*34f3b374SVincenzo Frascino stdout-path = "serial0:115200n8"; 19*34f3b374SVincenzo Frascino }; 20*34f3b374SVincenzo Frascino 21*34f3b374SVincenzo Frascino bp_refclock24mhz: clock-24000000 { 22*34f3b374SVincenzo Frascino compatible = "fixed-clock"; 23*34f3b374SVincenzo Frascino #clock-cells = <0>; 24*34f3b374SVincenzo Frascino clock-frequency = <24000000>; 25*34f3b374SVincenzo Frascino clock-output-names = "bp:clock24mhz"; 26*34f3b374SVincenzo Frascino }; 27*34f3b374SVincenzo Frascino 28*34f3b374SVincenzo Frascino block_0: virtio_block@1c170000 { 29*34f3b374SVincenzo Frascino compatible = "virtio,mmio"; 30*34f3b374SVincenzo Frascino reg = <0x0 0x1c170000 0x0 0x200>; 31*34f3b374SVincenzo Frascino interrupts = <GIC_SPI 96 IRQ_TYPE_LEVEL_HIGH>; 32*34f3b374SVincenzo Frascino }; 33*34f3b374SVincenzo Frascino 34*34f3b374SVincenzo Frascino net_0: virtio_net@1c180000 { 35*34f3b374SVincenzo Frascino compatible = "virtio,mmio"; 36*34f3b374SVincenzo Frascino reg = <0x0 0x1c180000 0x0 0x200>; 37*34f3b374SVincenzo Frascino interrupts = <GIC_SPI 102 IRQ_TYPE_LEVEL_HIGH>; 38*34f3b374SVincenzo Frascino }; 39*34f3b374SVincenzo Frascino 40*34f3b374SVincenzo Frascino rng_0: virtio_rng@1c190000 { 41*34f3b374SVincenzo Frascino compatible = "virtio,mmio"; 42*34f3b374SVincenzo Frascino reg = <0x0 0x1c190000 0x0 0x200>; 43*34f3b374SVincenzo Frascino interrupts = <GIC_SPI 101 IRQ_TYPE_LEVEL_HIGH>; 44*34f3b374SVincenzo Frascino }; 45*34f3b374SVincenzo Frascino 46*34f3b374SVincenzo Frascino p9_0: virtio_p9@1c1a0000 { 47*34f3b374SVincenzo Frascino compatible = "virtio,mmio"; 48*34f3b374SVincenzo Frascino reg = <0x0 0x1c1a0000 0x0 0x200>; 49*34f3b374SVincenzo Frascino interrupts = <GIC_SPI 103 IRQ_TYPE_LEVEL_HIGH>; 50*34f3b374SVincenzo Frascino }; 51*34f3b374SVincenzo Frascino 52*34f3b374SVincenzo Frascino kmi_0: kmi@1c150000 { 53*34f3b374SVincenzo Frascino compatible = "arm,pl050", "arm,primecell"; 54*34f3b374SVincenzo Frascino reg = <0x0 0x1c150000 0x0 0x1000>; 55*34f3b374SVincenzo Frascino interrupts = <GIC_SPI 99 IRQ_TYPE_LEVEL_HIGH>; 56*34f3b374SVincenzo Frascino clocks = <&bp_refclock24mhz>, <&bp_refclock24mhz>; 57*34f3b374SVincenzo Frascino clock-names = "KMIREFCLK", "apb_pclk"; 58*34f3b374SVincenzo Frascino }; 59*34f3b374SVincenzo Frascino 60*34f3b374SVincenzo Frascino kmi_1: kmi@1c160000 { 61*34f3b374SVincenzo Frascino compatible = "arm,pl050", "arm,primecell"; 62*34f3b374SVincenzo Frascino reg = <0x0 0x1c160000 0x0 0x1000>; 63*34f3b374SVincenzo Frascino interrupts = <GIC_SPI 100 IRQ_TYPE_LEVEL_HIGH>; 64*34f3b374SVincenzo Frascino clocks = <&bp_refclock24mhz>, <&bp_refclock24mhz>; 65*34f3b374SVincenzo Frascino clock-names = "KMIREFCLK", "apb_pclk"; 66*34f3b374SVincenzo Frascino }; 67*34f3b374SVincenzo Frascino 68*34f3b374SVincenzo Frascino eth_0: ethernet@1d100000 { 69*34f3b374SVincenzo Frascino compatible = "smsc,lan91c111"; 70*34f3b374SVincenzo Frascino reg = <0x0 0x1d100000 0x0 0x10000>; 71*34f3b374SVincenzo Frascino interrupts = <GIC_SPI 98 IRQ_TYPE_LEVEL_HIGH>; 72*34f3b374SVincenzo Frascino }; 73*34f3b374SVincenzo Frascino}; 74*34f3b374SVincenzo Frascino 75*34f3b374SVincenzo Frascino&uart0 { 76*34f3b374SVincenzo Frascino status = "okay"; 77*34f3b374SVincenzo Frascino}; 78