xref: /linux/lib/raid/xor/riscv/xor_arch.h (revision 440d6635b20037bc9ad46b20817d7b61cef0fc1b)
1*e20043b4SChristoph Hellwig /* SPDX-License-Identifier: GPL-2.0-or-later */
2*e20043b4SChristoph Hellwig /*
3*e20043b4SChristoph Hellwig  * Copyright (C) 2021 SiFive
4*e20043b4SChristoph Hellwig  */
5*e20043b4SChristoph Hellwig #include <asm/vector.h>
6*e20043b4SChristoph Hellwig 
7*e20043b4SChristoph Hellwig extern struct xor_block_template xor_block_rvv;
8*e20043b4SChristoph Hellwig 
9*e20043b4SChristoph Hellwig static __always_inline void __init arch_xor_init(void)
10*e20043b4SChristoph Hellwig {
11*e20043b4SChristoph Hellwig 	xor_register(&xor_block_8regs);
12*e20043b4SChristoph Hellwig 	xor_register(&xor_block_32regs);
13*e20043b4SChristoph Hellwig #ifdef CONFIG_RISCV_ISA_V
14*e20043b4SChristoph Hellwig 	if (has_vector())
15*e20043b4SChristoph Hellwig 		xor_register(&xor_block_rvv);
16*e20043b4SChristoph Hellwig #endif
17*e20043b4SChristoph Hellwig }
18