1 /* 2 * Copyright (c) 2010 Google, Inc 3 * Copyright (c) 2014 NVIDIA Corporation 4 * 5 * Author: 6 * Colin Cross <ccross@google.com> 7 * 8 * This software is licensed under the terms of the GNU General Public 9 * License version 2, as published by the Free Software Foundation, and 10 * may be copied, distributed, and modified under those terms. 11 * 12 * This program is distributed in the hope that it will be useful, 13 * but WITHOUT ANY WARRANTY; without even the implied warranty of 14 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the 15 * GNU General Public License for more details. 16 * 17 */ 18 19 #ifndef __SOC_TEGRA_PMC_H__ 20 #define __SOC_TEGRA_PMC_H__ 21 22 #include <linux/reboot.h> 23 24 #include <soc/tegra/pm.h> 25 26 struct clk; 27 struct reset_control; 28 29 bool tegra_pmc_cpu_is_powered(unsigned int cpuid); 30 int tegra_pmc_cpu_power_on(unsigned int cpuid); 31 int tegra_pmc_cpu_remove_clamping(unsigned int cpuid); 32 33 /* 34 * powergate and I/O rail APIs 35 */ 36 37 #define TEGRA_POWERGATE_CPU 0 38 #define TEGRA_POWERGATE_3D 1 39 #define TEGRA_POWERGATE_VENC 2 40 #define TEGRA_POWERGATE_PCIE 3 41 #define TEGRA_POWERGATE_VDEC 4 42 #define TEGRA_POWERGATE_L2 5 43 #define TEGRA_POWERGATE_MPE 6 44 #define TEGRA_POWERGATE_HEG 7 45 #define TEGRA_POWERGATE_SATA 8 46 #define TEGRA_POWERGATE_CPU1 9 47 #define TEGRA_POWERGATE_CPU2 10 48 #define TEGRA_POWERGATE_CPU3 11 49 #define TEGRA_POWERGATE_CELP 12 50 #define TEGRA_POWERGATE_3D1 13 51 #define TEGRA_POWERGATE_CPU0 14 52 #define TEGRA_POWERGATE_C0NC 15 53 #define TEGRA_POWERGATE_C1NC 16 54 #define TEGRA_POWERGATE_SOR 17 55 #define TEGRA_POWERGATE_DIS 18 56 #define TEGRA_POWERGATE_DISB 19 57 #define TEGRA_POWERGATE_XUSBA 20 58 #define TEGRA_POWERGATE_XUSBB 21 59 #define TEGRA_POWERGATE_XUSBC 22 60 #define TEGRA_POWERGATE_VIC 23 61 #define TEGRA_POWERGATE_IRAM 24 62 #define TEGRA_POWERGATE_NVDEC 25 63 #define TEGRA_POWERGATE_NVJPG 26 64 #define TEGRA_POWERGATE_AUD 27 65 #define TEGRA_POWERGATE_DFD 28 66 #define TEGRA_POWERGATE_VE2 29 67 #define TEGRA_POWERGATE_MAX TEGRA_POWERGATE_VE2 68 69 #define TEGRA_POWERGATE_3D0 TEGRA_POWERGATE_3D 70 71 /** 72 * enum tegra_io_pad - I/O pad group identifier 73 * 74 * I/O pins on Tegra SoCs are grouped into so-called I/O pads. Each such pad 75 * can be used to control the common voltage signal level and power state of 76 * the pins of the given pad. 77 */ 78 enum tegra_io_pad { 79 TEGRA_IO_PAD_AUDIO, 80 TEGRA_IO_PAD_AUDIO_HV, 81 TEGRA_IO_PAD_BB, 82 TEGRA_IO_PAD_CAM, 83 TEGRA_IO_PAD_COMP, 84 TEGRA_IO_PAD_CONN, 85 TEGRA_IO_PAD_CSIA, 86 TEGRA_IO_PAD_CSIB, 87 TEGRA_IO_PAD_CSIC, 88 TEGRA_IO_PAD_CSID, 89 TEGRA_IO_PAD_CSIE, 90 TEGRA_IO_PAD_CSIF, 91 TEGRA_IO_PAD_DBG, 92 TEGRA_IO_PAD_DEBUG_NONAO, 93 TEGRA_IO_PAD_DMIC, 94 TEGRA_IO_PAD_DMIC_HV, 95 TEGRA_IO_PAD_DP, 96 TEGRA_IO_PAD_DSI, 97 TEGRA_IO_PAD_DSIB, 98 TEGRA_IO_PAD_DSIC, 99 TEGRA_IO_PAD_DSID, 100 TEGRA_IO_PAD_EDP, 101 TEGRA_IO_PAD_EMMC, 102 TEGRA_IO_PAD_EMMC2, 103 TEGRA_IO_PAD_GPIO, 104 TEGRA_IO_PAD_HDMI, 105 TEGRA_IO_PAD_HDMI_DP0, 106 TEGRA_IO_PAD_HDMI_DP1, 107 TEGRA_IO_PAD_HSIC, 108 TEGRA_IO_PAD_HV, 109 TEGRA_IO_PAD_LVDS, 110 TEGRA_IO_PAD_MIPI_BIAS, 111 TEGRA_IO_PAD_NAND, 112 TEGRA_IO_PAD_PEX_BIAS, 113 TEGRA_IO_PAD_PEX_CLK_BIAS, 114 TEGRA_IO_PAD_PEX_CLK1, 115 TEGRA_IO_PAD_PEX_CLK2, 116 TEGRA_IO_PAD_PEX_CLK3, 117 TEGRA_IO_PAD_PEX_CNTRL, 118 TEGRA_IO_PAD_SDMMC1, 119 TEGRA_IO_PAD_SDMMC1_HV, 120 TEGRA_IO_PAD_SDMMC2, 121 TEGRA_IO_PAD_SDMMC2_HV, 122 TEGRA_IO_PAD_SDMMC3, 123 TEGRA_IO_PAD_SDMMC3_HV, 124 TEGRA_IO_PAD_SDMMC4, 125 TEGRA_IO_PAD_SPI, 126 TEGRA_IO_PAD_SPI_HV, 127 TEGRA_IO_PAD_SYS_DDC, 128 TEGRA_IO_PAD_UART, 129 TEGRA_IO_PAD_UFS, 130 TEGRA_IO_PAD_USB0, 131 TEGRA_IO_PAD_USB1, 132 TEGRA_IO_PAD_USB2, 133 TEGRA_IO_PAD_USB3, 134 TEGRA_IO_PAD_USB_BIAS, 135 TEGRA_IO_PAD_AO_HV, 136 }; 137 138 /* deprecated, use TEGRA_IO_PAD_{HDMI,LVDS} instead */ 139 #define TEGRA_IO_RAIL_HDMI TEGRA_IO_PAD_HDMI 140 #define TEGRA_IO_RAIL_LVDS TEGRA_IO_PAD_LVDS 141 142 #ifdef CONFIG_SOC_TEGRA_PMC 143 int tegra_powergate_is_powered(unsigned int id); 144 int tegra_powergate_power_on(unsigned int id); 145 int tegra_powergate_power_off(unsigned int id); 146 int tegra_powergate_remove_clamping(unsigned int id); 147 148 /* Must be called with clk disabled, and returns with clk enabled */ 149 int tegra_powergate_sequence_power_up(unsigned int id, struct clk *clk, 150 struct reset_control *rst); 151 152 int tegra_io_pad_power_enable(enum tegra_io_pad id); 153 int tegra_io_pad_power_disable(enum tegra_io_pad id); 154 155 /* deprecated, use tegra_io_pad_power_{enable,disable}() instead */ 156 int tegra_io_rail_power_on(unsigned int id); 157 int tegra_io_rail_power_off(unsigned int id); 158 159 enum tegra_suspend_mode tegra_pmc_get_suspend_mode(void); 160 void tegra_pmc_set_suspend_mode(enum tegra_suspend_mode mode); 161 void tegra_pmc_enter_suspend_mode(enum tegra_suspend_mode mode); 162 163 #else 164 static inline int tegra_powergate_is_powered(unsigned int id) 165 { 166 return -ENOSYS; 167 } 168 169 static inline int tegra_powergate_power_on(unsigned int id) 170 { 171 return -ENOSYS; 172 } 173 174 static inline int tegra_powergate_power_off(unsigned int id) 175 { 176 return -ENOSYS; 177 } 178 179 static inline int tegra_powergate_remove_clamping(unsigned int id) 180 { 181 return -ENOSYS; 182 } 183 184 static inline int tegra_powergate_sequence_power_up(unsigned int id, 185 struct clk *clk, 186 struct reset_control *rst) 187 { 188 return -ENOSYS; 189 } 190 191 static inline int tegra_io_pad_power_enable(enum tegra_io_pad id) 192 { 193 return -ENOSYS; 194 } 195 196 static inline int tegra_io_pad_power_disable(enum tegra_io_pad id) 197 { 198 return -ENOSYS; 199 } 200 201 static inline int tegra_io_pad_get_voltage(enum tegra_io_pad id) 202 { 203 return -ENOSYS; 204 } 205 206 static inline int tegra_io_rail_power_on(unsigned int id) 207 { 208 return -ENOSYS; 209 } 210 211 static inline int tegra_io_rail_power_off(unsigned int id) 212 { 213 return -ENOSYS; 214 } 215 216 static inline enum tegra_suspend_mode tegra_pmc_get_suspend_mode(void) 217 { 218 return TEGRA_SUSPEND_NONE; 219 } 220 221 static inline void tegra_pmc_set_suspend_mode(enum tegra_suspend_mode mode) 222 { 223 } 224 225 static inline void tegra_pmc_enter_suspend_mode(enum tegra_suspend_mode mode) 226 { 227 } 228 229 #endif /* CONFIG_SOC_TEGRA_PMC */ 230 231 #endif /* __SOC_TEGRA_PMC_H__ */ 232