1*74002e66SSascha Hauer /* SPDX-License-Identifier: GPL-2.0+ */ 2*74002e66SSascha Hauer /* 3*74002e66SSascha Hauer * Rockchip General Register Files definitions 4*74002e66SSascha Hauer */ 5*74002e66SSascha Hauer 6*74002e66SSascha Hauer #ifndef __SOC_ROCKCHIP_GRF_H 7*74002e66SSascha Hauer #define __SOC_ROCKCHIP_GRF_H 8*74002e66SSascha Hauer 9*74002e66SSascha Hauer /* Rockchip DDRTYPE defines */ 10*74002e66SSascha Hauer enum { 11*74002e66SSascha Hauer ROCKCHIP_DDRTYPE_DDR3 = 3, 12*74002e66SSascha Hauer ROCKCHIP_DDRTYPE_LPDDR2 = 5, 13*74002e66SSascha Hauer ROCKCHIP_DDRTYPE_LPDDR3 = 6, 14*74002e66SSascha Hauer ROCKCHIP_DDRTYPE_LPDDR4 = 7, 15*74002e66SSascha Hauer }; 16*74002e66SSascha Hauer 17*74002e66SSascha Hauer #endif /* __SOC_ROCKCHIP_GRF_H */ 18