1*b2441318SGreg Kroah-Hartman /* SPDX-License-Identifier: GPL-2.0 */ 28a56736aSDamien Horsley /* 38a56736aSDamien Horsley * This header provides constants for the reset controller 48a56736aSDamien Horsley * present in the Pistachio SoC 58a56736aSDamien Horsley */ 68a56736aSDamien Horsley 78a56736aSDamien Horsley #ifndef _PISTACHIO_RESETS_H 88a56736aSDamien Horsley #define _PISTACHIO_RESETS_H 98a56736aSDamien Horsley 108a56736aSDamien Horsley #define PISTACHIO_RESET_I2C0 0 118a56736aSDamien Horsley #define PISTACHIO_RESET_I2C1 1 128a56736aSDamien Horsley #define PISTACHIO_RESET_I2C2 2 138a56736aSDamien Horsley #define PISTACHIO_RESET_I2C3 3 148a56736aSDamien Horsley #define PISTACHIO_RESET_I2S_IN 4 158a56736aSDamien Horsley #define PISTACHIO_RESET_PRL_OUT 5 168a56736aSDamien Horsley #define PISTACHIO_RESET_SPDIF_OUT 6 178a56736aSDamien Horsley #define PISTACHIO_RESET_SPI 7 188a56736aSDamien Horsley #define PISTACHIO_RESET_PWM_PDM 8 198a56736aSDamien Horsley #define PISTACHIO_RESET_UART0 9 208a56736aSDamien Horsley #define PISTACHIO_RESET_UART1 10 218a56736aSDamien Horsley #define PISTACHIO_RESET_QSPI 11 228a56736aSDamien Horsley #define PISTACHIO_RESET_MDC 12 238a56736aSDamien Horsley #define PISTACHIO_RESET_SDHOST 13 248a56736aSDamien Horsley #define PISTACHIO_RESET_ETHERNET 14 258a56736aSDamien Horsley #define PISTACHIO_RESET_IR 15 268a56736aSDamien Horsley #define PISTACHIO_RESET_HASH 16 278a56736aSDamien Horsley #define PISTACHIO_RESET_TIMER 17 288a56736aSDamien Horsley #define PISTACHIO_RESET_I2S_OUT 18 298a56736aSDamien Horsley #define PISTACHIO_RESET_SPDIF_IN 19 308a56736aSDamien Horsley #define PISTACHIO_RESET_EVT 20 318a56736aSDamien Horsley #define PISTACHIO_RESET_USB_H 21 328a56736aSDamien Horsley #define PISTACHIO_RESET_USB_PR 22 338a56736aSDamien Horsley #define PISTACHIO_RESET_USB_PHY_PR 23 348a56736aSDamien Horsley #define PISTACHIO_RESET_USB_PHY_PON 24 358a56736aSDamien Horsley #define PISTACHIO_RESET_MAX 24 368a56736aSDamien Horsley 378a56736aSDamien Horsley #endif 38