xref: /linux/include/dt-bindings/reset/nuvoton,npcm7xx-reset.h (revision a5df0d4e9d7d774bdd43b893fb4b1d0a743a053a)
1*a5df0d4eSTomer Maimon /* SPDX-License-Identifier: GPL-2.0 */
2*a5df0d4eSTomer Maimon // Copyright (c) 2019 Nuvoton Technology corporation.
3*a5df0d4eSTomer Maimon 
4*a5df0d4eSTomer Maimon #ifndef _DT_BINDINGS_NPCM7XX_RESET_H
5*a5df0d4eSTomer Maimon #define _DT_BINDINGS_NPCM7XX_RESET_H
6*a5df0d4eSTomer Maimon 
7*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_IPSRST1		0x20
8*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_IPSRST2		0x24
9*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_IPSRST3		0x34
10*a5df0d4eSTomer Maimon 
11*a5df0d4eSTomer Maimon /* Reset lines on IP1 reset module (NPCM7XX_RESET_IPSRST1) */
12*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_FIU3		1
13*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_UDC1		5
14*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_EMC1		6
15*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_UART_2_3		7
16*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_UDC2		8
17*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_PECI		9
18*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_AES		10
19*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_UART_0_1		11
20*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_MC		12
21*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB2		13
22*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB3		14
23*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB4		15
24*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB5		16
25*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_PWM_M0		18
26*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_TIMER_0_4		19
27*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_TIMER_5_9		20
28*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_EMC2		21
29*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_UDC4		22
30*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_UDC5		23
31*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_UDC6		24
32*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_UDC3		25
33*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_ADC		27
34*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB6		28
35*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB7		29
36*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB0		30
37*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB1		31
38*a5df0d4eSTomer Maimon 
39*a5df0d4eSTomer Maimon /* Reset lines on IP2 reset module (NPCM7XX_RESET_IPSRST2) */
40*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_MFT0		0
41*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_MFT1		1
42*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_MFT2		2
43*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_MFT3		3
44*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_MFT4		4
45*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_MFT5		5
46*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_MFT6		6
47*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_MFT7		7
48*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_MMC		8
49*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SDHC		9
50*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_GFX_SYS		10
51*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_AHB_PCIBRG	11
52*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_VDMA		12
53*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_ECE		13
54*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_VCD		14
55*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_OTP		16
56*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SIOX1		18
57*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SIOX2		19
58*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_3DES		21
59*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_PSPI1		22
60*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_PSPI2		23
61*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_GMAC2		25
62*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_USB_HOST		26
63*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_GMAC1		28
64*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_CP		31
65*a5df0d4eSTomer Maimon 
66*a5df0d4eSTomer Maimon /* Reset lines on IP3 reset module (NPCM7XX_RESET_IPSRST3) */
67*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_PWM_M1		0
68*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB12		1
69*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SPIX		2
70*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB13		3
71*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_UDC0		4
72*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_UDC7		5
73*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_UDC8		6
74*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_UDC9		7
75*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_PCI_MAILBOX	9
76*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB14		12
77*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SHA		13
78*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SEC_ECC		14
79*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_PCIE_RC		15
80*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_TIMER_10_14	16
81*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_RNG		17
82*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB15		18
83*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB8		19
84*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB9		20
85*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB10		21
86*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_SMB11		22
87*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_ESPI		23
88*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_USB_PHY_1		24
89*a5df0d4eSTomer Maimon #define NPCM7XX_RESET_USB_PHY_2		25
90*a5df0d4eSTomer Maimon 
91*a5df0d4eSTomer Maimon #endif
92