1*b2441318SGreg Kroah-Hartman /* SPDX-License-Identifier: GPL-2.0 */ 212898791SLinus Walleij #ifndef _DT_BINDINGS_RESET_CORTINA_GEMINI_H 312898791SLinus Walleij #define _DT_BINDINGS_RESET_CORTINA_GEMINI_H 412898791SLinus Walleij 512898791SLinus Walleij #define GEMINI_RESET_DRAM 0 612898791SLinus Walleij #define GEMINI_RESET_FLASH 1 712898791SLinus Walleij #define GEMINI_RESET_IDE 2 812898791SLinus Walleij #define GEMINI_RESET_RAID 3 912898791SLinus Walleij #define GEMINI_RESET_SECURITY 4 1012898791SLinus Walleij #define GEMINI_RESET_GMAC0 5 1112898791SLinus Walleij #define GEMINI_RESET_GMAC1 6 1212898791SLinus Walleij #define GEMINI_RESET_PCI 7 1312898791SLinus Walleij #define GEMINI_RESET_USB0 8 1412898791SLinus Walleij #define GEMINI_RESET_USB1 9 1512898791SLinus Walleij #define GEMINI_RESET_DMAC 10 1612898791SLinus Walleij #define GEMINI_RESET_APB 11 1712898791SLinus Walleij #define GEMINI_RESET_LPC 12 1812898791SLinus Walleij #define GEMINI_RESET_LCD 13 1912898791SLinus Walleij #define GEMINI_RESET_INTCON0 14 2012898791SLinus Walleij #define GEMINI_RESET_INTCON1 15 2112898791SLinus Walleij #define GEMINI_RESET_RTC 16 2212898791SLinus Walleij #define GEMINI_RESET_TIMER 17 2312898791SLinus Walleij #define GEMINI_RESET_UART 18 2412898791SLinus Walleij #define GEMINI_RESET_SSP 19 2512898791SLinus Walleij #define GEMINI_RESET_GPIO0 20 2612898791SLinus Walleij #define GEMINI_RESET_GPIO1 21 2712898791SLinus Walleij #define GEMINI_RESET_GPIO2 22 2812898791SLinus Walleij #define GEMINI_RESET_WDOG 23 2912898791SLinus Walleij #define GEMINI_RESET_EXTERN 24 3012898791SLinus Walleij #define GEMINI_RESET_CIR 25 3112898791SLinus Walleij #define GEMINI_RESET_SATA0 26 3212898791SLinus Walleij #define GEMINI_RESET_SATA1 27 3312898791SLinus Walleij #define GEMINI_RESET_TVC 28 3412898791SLinus Walleij #define GEMINI_RESET_CPU1 30 3512898791SLinus Walleij #define GEMINI_RESET_GLOBAL 31 3612898791SLinus Walleij 3712898791SLinus Walleij #endif 38