1*00da77d1SAngeloGioacchino Del Regno /* SPDX-License-Identifier: GPL-2.0-only OR BSD-2-Clause */ 2*00da77d1SAngeloGioacchino Del Regno 3*00da77d1SAngeloGioacchino Del Regno #ifndef _DT_BINDINGS_MEDIATEK_MT6373_AUXADC_H 4*00da77d1SAngeloGioacchino Del Regno #define _DT_BINDINGS_MEDIATEK_MT6373_AUXADC_H 5*00da77d1SAngeloGioacchino Del Regno 6*00da77d1SAngeloGioacchino Del Regno /* ADC Channel Index */ 7*00da77d1SAngeloGioacchino Del Regno #define MT6373_AUXADC_CHIP_TEMP 0 8*00da77d1SAngeloGioacchino Del Regno #define MT6373_AUXADC_VCORE_TEMP 1 9*00da77d1SAngeloGioacchino Del Regno #define MT6373_AUXADC_VPROC_TEMP 2 10*00da77d1SAngeloGioacchino Del Regno #define MT6373_AUXADC_VGPU_TEMP 3 11*00da77d1SAngeloGioacchino Del Regno #define MT6373_AUXADC_VIN1 4 12*00da77d1SAngeloGioacchino Del Regno #define MT6373_AUXADC_VIN2 5 13*00da77d1SAngeloGioacchino Del Regno #define MT6373_AUXADC_VIN3 6 14*00da77d1SAngeloGioacchino Del Regno #define MT6373_AUXADC_VIN4 7 15*00da77d1SAngeloGioacchino Del Regno #define MT6373_AUXADC_VIN5 8 16*00da77d1SAngeloGioacchino Del Regno #define MT6373_AUXADC_VIN6 9 17*00da77d1SAngeloGioacchino Del Regno #define MT6373_AUXADC_VIN7 10 18*00da77d1SAngeloGioacchino Del Regno 19*00da77d1SAngeloGioacchino Del Regno #endif 20