xref: /linux/include/dt-bindings/clock/sun50i-h6-r-ccu.h (revision 4f2c0a4acffbec01079c28f839422e64ddeff004)
1b7c7b050SIcenowy Zheng /* SPDX-License-Identifier: GPL-2.0 */
2b7c7b050SIcenowy Zheng /*
3b7c7b050SIcenowy Zheng  * Copyright (c) 2017 Icenowy Zheng <icenowy@aosc.xyz>
4b7c7b050SIcenowy Zheng  */
5b7c7b050SIcenowy Zheng 
6b7c7b050SIcenowy Zheng #ifndef _DT_BINDINGS_CLK_SUN50I_H6_R_CCU_H_
7b7c7b050SIcenowy Zheng #define _DT_BINDINGS_CLK_SUN50I_H6_R_CCU_H_
8b7c7b050SIcenowy Zheng 
9b7c7b050SIcenowy Zheng #define CLK_AR100		0
10b7c7b050SIcenowy Zheng 
11b7c7b050SIcenowy Zheng #define CLK_R_APB1		2
12b7c7b050SIcenowy Zheng 
13b7c7b050SIcenowy Zheng #define CLK_R_APB1_TIMER	4
14b7c7b050SIcenowy Zheng #define CLK_R_APB1_TWD		5
15b7c7b050SIcenowy Zheng #define CLK_R_APB1_PWM		6
16b7c7b050SIcenowy Zheng #define CLK_R_APB2_UART		7
17b7c7b050SIcenowy Zheng #define CLK_R_APB2_I2C		8
18b7c7b050SIcenowy Zheng #define CLK_R_APB1_IR		9
19b7c7b050SIcenowy Zheng #define CLK_R_APB1_W1		10
20b7c7b050SIcenowy Zheng 
21b7c7b050SIcenowy Zheng #define CLK_IR			11
22b7c7b050SIcenowy Zheng #define CLK_W1			12
23b7c7b050SIcenowy Zheng 
240482a4e6SSamuel Holland #define CLK_R_APB2_RSB		13
25*38d321b6SAndre Przywara #define CLK_R_APB1_RTC		14
260482a4e6SSamuel Holland 
27b7c7b050SIcenowy Zheng #endif /* _DT_BINDINGS_CLK_SUN50I_H6_R_CCU_H_ */
28