1*7b746d58SAndrea della Porta /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2*7b746d58SAndrea della Porta /* 3*7b746d58SAndrea della Porta * Copyright (C) 2021 Raspberry Pi Ltd. 4*7b746d58SAndrea della Porta */ 5*7b746d58SAndrea della Porta 6*7b746d58SAndrea della Porta #ifndef __DT_BINDINGS_CLOCK_RASPBERRYPI_RP1 7*7b746d58SAndrea della Porta #define __DT_BINDINGS_CLOCK_RASPBERRYPI_RP1 8*7b746d58SAndrea della Porta 9*7b746d58SAndrea della Porta #define RP1_PLL_SYS_CORE 0 10*7b746d58SAndrea della Porta #define RP1_PLL_AUDIO_CORE 1 11*7b746d58SAndrea della Porta #define RP1_PLL_VIDEO_CORE 2 12*7b746d58SAndrea della Porta 13*7b746d58SAndrea della Porta #define RP1_PLL_SYS 3 14*7b746d58SAndrea della Porta #define RP1_PLL_AUDIO 4 15*7b746d58SAndrea della Porta #define RP1_PLL_VIDEO 5 16*7b746d58SAndrea della Porta 17*7b746d58SAndrea della Porta #define RP1_PLL_SYS_PRI_PH 6 18*7b746d58SAndrea della Porta #define RP1_PLL_SYS_SEC_PH 7 19*7b746d58SAndrea della Porta #define RP1_PLL_AUDIO_PRI_PH 8 20*7b746d58SAndrea della Porta 21*7b746d58SAndrea della Porta #define RP1_PLL_SYS_SEC 9 22*7b746d58SAndrea della Porta #define RP1_PLL_AUDIO_SEC 10 23*7b746d58SAndrea della Porta #define RP1_PLL_VIDEO_SEC 11 24*7b746d58SAndrea della Porta 25*7b746d58SAndrea della Porta #define RP1_CLK_SYS 12 26*7b746d58SAndrea della Porta #define RP1_CLK_SLOW_SYS 13 27*7b746d58SAndrea della Porta #define RP1_CLK_DMA 14 28*7b746d58SAndrea della Porta #define RP1_CLK_UART 15 29*7b746d58SAndrea della Porta #define RP1_CLK_ETH 16 30*7b746d58SAndrea della Porta #define RP1_CLK_PWM0 17 31*7b746d58SAndrea della Porta #define RP1_CLK_PWM1 18 32*7b746d58SAndrea della Porta #define RP1_CLK_AUDIO_IN 19 33*7b746d58SAndrea della Porta #define RP1_CLK_AUDIO_OUT 20 34*7b746d58SAndrea della Porta #define RP1_CLK_I2S 21 35*7b746d58SAndrea della Porta #define RP1_CLK_MIPI0_CFG 22 36*7b746d58SAndrea della Porta #define RP1_CLK_MIPI1_CFG 23 37*7b746d58SAndrea della Porta #define RP1_CLK_PCIE_AUX 24 38*7b746d58SAndrea della Porta #define RP1_CLK_USBH0_MICROFRAME 25 39*7b746d58SAndrea della Porta #define RP1_CLK_USBH1_MICROFRAME 26 40*7b746d58SAndrea della Porta #define RP1_CLK_USBH0_SUSPEND 27 41*7b746d58SAndrea della Porta #define RP1_CLK_USBH1_SUSPEND 28 42*7b746d58SAndrea della Porta #define RP1_CLK_ETH_TSU 29 43*7b746d58SAndrea della Porta #define RP1_CLK_ADC 30 44*7b746d58SAndrea della Porta #define RP1_CLK_SDIO_TIMER 31 45*7b746d58SAndrea della Porta #define RP1_CLK_SDIO_ALT_SRC 32 46*7b746d58SAndrea della Porta #define RP1_CLK_GP0 33 47*7b746d58SAndrea della Porta #define RP1_CLK_GP1 34 48*7b746d58SAndrea della Porta #define RP1_CLK_GP2 35 49*7b746d58SAndrea della Porta #define RP1_CLK_GP3 36 50*7b746d58SAndrea della Porta #define RP1_CLK_GP4 37 51*7b746d58SAndrea della Porta #define RP1_CLK_GP5 38 52*7b746d58SAndrea della Porta #define RP1_CLK_VEC 39 53*7b746d58SAndrea della Porta #define RP1_CLK_DPI 40 54*7b746d58SAndrea della Porta #define RP1_CLK_MIPI0_DPI 41 55*7b746d58SAndrea della Porta #define RP1_CLK_MIPI1_DPI 42 56*7b746d58SAndrea della Porta 57*7b746d58SAndrea della Porta /* Extra PLL output channels - RP1B0 only */ 58*7b746d58SAndrea della Porta #define RP1_PLL_VIDEO_PRI_PH 43 59*7b746d58SAndrea della Porta #define RP1_PLL_AUDIO_TERN 44 60*7b746d58SAndrea della Porta 61*7b746d58SAndrea della Porta #endif 62