1*06498d59STaniya Das /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2*06498d59STaniya Das /* 3*06498d59STaniya Das * Copyright (c) Qualcomm Technologies, Inc. and/or its subsidiaries. 4*06498d59STaniya Das */ 5*06498d59STaniya Das 6*06498d59STaniya Das #ifndef _DT_BINDINGS_CLK_QCOM_NW_GCC_NORD_H 7*06498d59STaniya Das #define _DT_BINDINGS_CLK_QCOM_NW_GCC_NORD_H 8*06498d59STaniya Das 9*06498d59STaniya Das /* NW_GCC clocks */ 10*06498d59STaniya Das #define NW_GCC_ACMU_MUX_CLK 0 11*06498d59STaniya Das #define NW_GCC_CAMERA_AHB_CLK 1 12*06498d59STaniya Das #define NW_GCC_CAMERA_HF_AXI_CLK 2 13*06498d59STaniya Das #define NW_GCC_CAMERA_SF_AXI_CLK 3 14*06498d59STaniya Das #define NW_GCC_CAMERA_TRIG_CLK 4 15*06498d59STaniya Das #define NW_GCC_CAMERA_XO_CLK 5 16*06498d59STaniya Das #define NW_GCC_DISP_0_AHB_CLK 6 17*06498d59STaniya Das #define NW_GCC_DISP_0_HF_AXI_CLK 7 18*06498d59STaniya Das #define NW_GCC_DISP_0_TRIG_CLK 8 19*06498d59STaniya Das #define NW_GCC_DISP_1_AHB_CLK 9 20*06498d59STaniya Das #define NW_GCC_DISP_1_HF_AXI_CLK 10 21*06498d59STaniya Das #define NW_GCC_DISP_1_TRIG_CLK 11 22*06498d59STaniya Das #define NW_GCC_DPRX0_AXI_HF_CLK 12 23*06498d59STaniya Das #define NW_GCC_DPRX0_CFG_AHB_CLK 13 24*06498d59STaniya Das #define NW_GCC_DPRX1_AXI_HF_CLK 14 25*06498d59STaniya Das #define NW_GCC_DPRX1_CFG_AHB_CLK 15 26*06498d59STaniya Das #define NW_GCC_EVA_AHB_CLK 16 27*06498d59STaniya Das #define NW_GCC_EVA_AXI0_CLK 17 28*06498d59STaniya Das #define NW_GCC_EVA_AXI0C_CLK 18 29*06498d59STaniya Das #define NW_GCC_EVA_TRIG_CLK 19 30*06498d59STaniya Das #define NW_GCC_EVA_XO_CLK 20 31*06498d59STaniya Das #define NW_GCC_FRQ_MEASURE_REF_CLK 21 32*06498d59STaniya Das #define NW_GCC_GP1_CLK 22 33*06498d59STaniya Das #define NW_GCC_GP1_CLK_SRC 23 34*06498d59STaniya Das #define NW_GCC_GP2_CLK 24 35*06498d59STaniya Das #define NW_GCC_GP2_CLK_SRC 25 36*06498d59STaniya Das #define NW_GCC_GPLL0 26 37*06498d59STaniya Das #define NW_GCC_GPLL0_OUT_EVEN 27 38*06498d59STaniya Das #define NW_GCC_GPU_2_CFG_AHB_CLK 28 39*06498d59STaniya Das #define NW_GCC_GPU_2_GPLL0_CLK_SRC 29 40*06498d59STaniya Das #define NW_GCC_GPU_2_GPLL0_DIV_CLK_SRC 30 41*06498d59STaniya Das #define NW_GCC_GPU_2_HSCNOC_GFX_CLK 31 42*06498d59STaniya Das #define NW_GCC_GPU_CFG_AHB_CLK 32 43*06498d59STaniya Das #define NW_GCC_GPU_GPLL0_CLK_SRC 33 44*06498d59STaniya Das #define NW_GCC_GPU_GPLL0_DIV_CLK_SRC 34 45*06498d59STaniya Das #define NW_GCC_GPU_HSCNOC_GFX_CLK 35 46*06498d59STaniya Das #define NW_GCC_GPU_SMMU_VOTE_CLK 36 47*06498d59STaniya Das #define NW_GCC_HSCNOC_GPU_2_AXI_CLK 37 48*06498d59STaniya Das #define NW_GCC_HSCNOC_GPU_AXI_CLK 38 49*06498d59STaniya Das #define NW_GCC_MMU_1_TCU_VOTE_CLK 39 50*06498d59STaniya Das #define NW_GCC_VIDEO_AHB_CLK 40 51*06498d59STaniya Das #define NW_GCC_VIDEO_AXI0_CLK 41 52*06498d59STaniya Das #define NW_GCC_VIDEO_AXI0C_CLK 42 53*06498d59STaniya Das #define NW_GCC_VIDEO_AXI1_CLK 43 54*06498d59STaniya Das #define NW_GCC_VIDEO_XO_CLK 44 55*06498d59STaniya Das 56*06498d59STaniya Das /* NW_GCC power domains */ 57*06498d59STaniya Das 58*06498d59STaniya Das /* NW_GCC resets */ 59*06498d59STaniya Das #define NW_GCC_CAMERA_BCR 0 60*06498d59STaniya Das #define NW_GCC_DISPLAY_0_BCR 1 61*06498d59STaniya Das #define NW_GCC_DISPLAY_1_BCR 2 62*06498d59STaniya Das #define NW_GCC_DPRX0_BCR 3 63*06498d59STaniya Das #define NW_GCC_DPRX1_BCR 4 64*06498d59STaniya Das #define NW_GCC_EVA_BCR 5 65*06498d59STaniya Das #define NW_GCC_GPU_2_BCR 6 66*06498d59STaniya Das #define NW_GCC_GPU_BCR 7 67*06498d59STaniya Das #define NW_GCC_VIDEO_BCR 8 68*06498d59STaniya Das 69*06498d59STaniya Das #endif 70