xref: /linux/include/dt-bindings/clock/qcom,gcc-sdx55.h (revision cdd38c5f1ce4398ec58fec95904b75824daab7b5)
1a13ae5a3SVinod Koul /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */
2a13ae5a3SVinod Koul /*
3a13ae5a3SVinod Koul  * Copyright (c) 2018, The Linux Foundation. All rights reserved.
4a13ae5a3SVinod Koul  * Copyright (c) 2020, Linaro Ltd.
5a13ae5a3SVinod Koul  */
6a13ae5a3SVinod Koul 
7a13ae5a3SVinod Koul #ifndef _DT_BINDINGS_CLK_QCOM_GCC_SDX55_H
8a13ae5a3SVinod Koul #define _DT_BINDINGS_CLK_QCOM_GCC_SDX55_H
9a13ae5a3SVinod Koul 
10a13ae5a3SVinod Koul #define GPLL0							3
11a13ae5a3SVinod Koul #define GPLL0_OUT_EVEN						4
12a13ae5a3SVinod Koul #define GPLL4							5
13a13ae5a3SVinod Koul #define GPLL4_OUT_EVEN						6
14a13ae5a3SVinod Koul #define GPLL5							7
15a13ae5a3SVinod Koul #define GCC_AHB_PCIE_LINK_CLK					8
16a13ae5a3SVinod Koul #define GCC_BLSP1_AHB_CLK					9
17a13ae5a3SVinod Koul #define GCC_BLSP1_QUP1_I2C_APPS_CLK				10
18a13ae5a3SVinod Koul #define GCC_BLSP1_QUP1_I2C_APPS_CLK_SRC				11
19a13ae5a3SVinod Koul #define GCC_BLSP1_QUP1_SPI_APPS_CLK				12
20a13ae5a3SVinod Koul #define GCC_BLSP1_QUP1_SPI_APPS_CLK_SRC				13
21a13ae5a3SVinod Koul #define GCC_BLSP1_QUP2_I2C_APPS_CLK				14
22a13ae5a3SVinod Koul #define GCC_BLSP1_QUP2_I2C_APPS_CLK_SRC				15
23a13ae5a3SVinod Koul #define GCC_BLSP1_QUP2_SPI_APPS_CLK				16
24a13ae5a3SVinod Koul #define GCC_BLSP1_QUP2_SPI_APPS_CLK_SRC				17
25a13ae5a3SVinod Koul #define GCC_BLSP1_QUP3_I2C_APPS_CLK				18
26a13ae5a3SVinod Koul #define GCC_BLSP1_QUP3_I2C_APPS_CLK_SRC				19
27a13ae5a3SVinod Koul #define GCC_BLSP1_QUP3_SPI_APPS_CLK				20
28a13ae5a3SVinod Koul #define GCC_BLSP1_QUP3_SPI_APPS_CLK_SRC				21
29a13ae5a3SVinod Koul #define GCC_BLSP1_QUP4_I2C_APPS_CLK				22
30a13ae5a3SVinod Koul #define GCC_BLSP1_QUP4_I2C_APPS_CLK_SRC				23
31a13ae5a3SVinod Koul #define GCC_BLSP1_QUP4_SPI_APPS_CLK				24
32a13ae5a3SVinod Koul #define GCC_BLSP1_QUP4_SPI_APPS_CLK_SRC				25
33a13ae5a3SVinod Koul #define GCC_BLSP1_UART1_APPS_CLK				26
34a13ae5a3SVinod Koul #define GCC_BLSP1_UART1_APPS_CLK_SRC				27
35a13ae5a3SVinod Koul #define GCC_BLSP1_UART2_APPS_CLK				28
36a13ae5a3SVinod Koul #define GCC_BLSP1_UART2_APPS_CLK_SRC				29
37a13ae5a3SVinod Koul #define GCC_BLSP1_UART3_APPS_CLK				30
38a13ae5a3SVinod Koul #define GCC_BLSP1_UART3_APPS_CLK_SRC				31
39a13ae5a3SVinod Koul #define GCC_BLSP1_UART4_APPS_CLK				32
40a13ae5a3SVinod Koul #define GCC_BLSP1_UART4_APPS_CLK_SRC				33
41a13ae5a3SVinod Koul #define GCC_BOOT_ROM_AHB_CLK					34
42a13ae5a3SVinod Koul #define GCC_CE1_AHB_CLK						35
43a13ae5a3SVinod Koul #define GCC_CE1_AXI_CLK						36
44a13ae5a3SVinod Koul #define GCC_CE1_CLK						37
45a13ae5a3SVinod Koul #define GCC_CPUSS_AHB_CLK					38
46a13ae5a3SVinod Koul #define GCC_CPUSS_AHB_CLK_SRC					39
47a13ae5a3SVinod Koul #define GCC_CPUSS_GNOC_CLK					40
48a13ae5a3SVinod Koul #define GCC_CPUSS_RBCPR_CLK					41
49a13ae5a3SVinod Koul #define GCC_CPUSS_RBCPR_CLK_SRC					42
50a13ae5a3SVinod Koul #define GCC_EMAC_CLK_SRC					43
51a13ae5a3SVinod Koul #define GCC_EMAC_PTP_CLK_SRC					44
52a13ae5a3SVinod Koul #define GCC_ETH_AXI_CLK						45
53a13ae5a3SVinod Koul #define GCC_ETH_PTP_CLK						46
54a13ae5a3SVinod Koul #define GCC_ETH_RGMII_CLK					47
55a13ae5a3SVinod Koul #define GCC_ETH_SLAVE_AHB_CLK					48
56a13ae5a3SVinod Koul #define GCC_GP1_CLK						49
57a13ae5a3SVinod Koul #define GCC_GP1_CLK_SRC						50
58a13ae5a3SVinod Koul #define GCC_GP2_CLK						51
59a13ae5a3SVinod Koul #define GCC_GP2_CLK_SRC						52
60a13ae5a3SVinod Koul #define GCC_GP3_CLK						53
61a13ae5a3SVinod Koul #define GCC_GP3_CLK_SRC						54
62a13ae5a3SVinod Koul #define GCC_PCIE_0_CLKREF_CLK					55
63a13ae5a3SVinod Koul #define GCC_PCIE_AUX_CLK					56
64a13ae5a3SVinod Koul #define GCC_PCIE_AUX_PHY_CLK_SRC				57
65a13ae5a3SVinod Koul #define GCC_PCIE_CFG_AHB_CLK					58
66a13ae5a3SVinod Koul #define GCC_PCIE_MSTR_AXI_CLK					59
67a13ae5a3SVinod Koul #define GCC_PCIE_PIPE_CLK					60
68a13ae5a3SVinod Koul #define GCC_PCIE_RCHNG_PHY_CLK					61
69a13ae5a3SVinod Koul #define GCC_PCIE_RCHNG_PHY_CLK_SRC				62
70a13ae5a3SVinod Koul #define GCC_PCIE_SLEEP_CLK					63
71a13ae5a3SVinod Koul #define GCC_PCIE_SLV_AXI_CLK					64
72a13ae5a3SVinod Koul #define GCC_PCIE_SLV_Q2A_AXI_CLK				65
73a13ae5a3SVinod Koul #define GCC_PDM2_CLK						66
74a13ae5a3SVinod Koul #define GCC_PDM2_CLK_SRC					67
75a13ae5a3SVinod Koul #define GCC_PDM_AHB_CLK						68
76a13ae5a3SVinod Koul #define GCC_PDM_XO4_CLK						69
77a13ae5a3SVinod Koul #define GCC_SDCC1_AHB_CLK					70
78a13ae5a3SVinod Koul #define GCC_SDCC1_APPS_CLK					71
79a13ae5a3SVinod Koul #define GCC_SDCC1_APPS_CLK_SRC					72
80a13ae5a3SVinod Koul #define GCC_SYS_NOC_CPUSS_AHB_CLK				73
81a13ae5a3SVinod Koul #define GCC_USB30_MASTER_CLK					74
82a13ae5a3SVinod Koul #define GCC_USB30_MASTER_CLK_SRC				75
83a13ae5a3SVinod Koul #define GCC_USB30_MOCK_UTMI_CLK					76
84a13ae5a3SVinod Koul #define GCC_USB30_MOCK_UTMI_CLK_SRC				77
85a13ae5a3SVinod Koul #define GCC_USB30_MSTR_AXI_CLK					78
86a13ae5a3SVinod Koul #define GCC_USB30_SLEEP_CLK					79
87a13ae5a3SVinod Koul #define GCC_USB30_SLV_AHB_CLK					80
88a13ae5a3SVinod Koul #define GCC_USB3_PHY_AUX_CLK					81
89a13ae5a3SVinod Koul #define GCC_USB3_PHY_AUX_CLK_SRC				82
90a13ae5a3SVinod Koul #define GCC_USB3_PHY_PIPE_CLK					83
91a13ae5a3SVinod Koul #define GCC_USB3_PRIM_CLKREF_CLK				84
92a13ae5a3SVinod Koul #define GCC_USB_PHY_CFG_AHB2PHY_CLK				85
93a13ae5a3SVinod Koul #define GCC_XO_DIV4_CLK						86
94a13ae5a3SVinod Koul #define GCC_XO_PCIE_LINK_CLK					87
95a13ae5a3SVinod Koul 
96a13ae5a3SVinod Koul #define GCC_EMAC_BCR						0
97a13ae5a3SVinod Koul #define GCC_PCIE_BCR						1
98a13ae5a3SVinod Koul #define GCC_PCIE_LINK_DOWN_BCR					2
99a13ae5a3SVinod Koul #define GCC_PCIE_NOCSR_COM_PHY_BCR				3
100a13ae5a3SVinod Koul #define GCC_PCIE_PHY_BCR					4
101a13ae5a3SVinod Koul #define GCC_PCIE_PHY_CFG_AHB_BCR				5
102a13ae5a3SVinod Koul #define GCC_PCIE_PHY_COM_BCR					6
103a13ae5a3SVinod Koul #define GCC_PCIE_PHY_NOCSR_COM_PHY_BCR				7
104a13ae5a3SVinod Koul #define GCC_PDM_BCR						8
105a13ae5a3SVinod Koul #define GCC_QUSB2PHY_BCR					9
106a13ae5a3SVinod Koul #define GCC_TCSR_PCIE_BCR					10
107a13ae5a3SVinod Koul #define GCC_USB30_BCR						11
108a13ae5a3SVinod Koul #define GCC_USB3_PHY_BCR					12
109a13ae5a3SVinod Koul #define GCC_USB3PHY_PHY_BCR					13
110a13ae5a3SVinod Koul #define GCC_USB_PHY_CFG_AHB2PHY_BCR				14
111a13ae5a3SVinod Koul 
112*bdf7805bSManivannan Sadhasivam /* GCC power domains */
113*bdf7805bSManivannan Sadhasivam #define USB30_GDSC						0
114*bdf7805bSManivannan Sadhasivam #define PCIE_GDSC						1
115*bdf7805bSManivannan Sadhasivam #define EMAC_GDSC						2
116*bdf7805bSManivannan Sadhasivam 
117a13ae5a3SVinod Koul #endif
118