1*2b752ae0SGary Yang /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2*2b752ae0SGary Yang /* 3*2b752ae0SGary Yang * Copyright 2024-2025 Cix Technology Group Co., Ltd. 4*2b752ae0SGary Yang */ 5*2b752ae0SGary Yang 6*2b752ae0SGary Yang #ifndef _DT_BINDINGS_CLK_CIX_SKY1_H 7*2b752ae0SGary Yang #define _DT_BINDINGS_CLK_CIX_SKY1_H 8*2b752ae0SGary Yang 9*2b752ae0SGary Yang #define CLK_TREE_CPU_GICxCLK 0 10*2b752ae0SGary Yang #define CLK_TREE_CPU_PPUCLK 1 11*2b752ae0SGary Yang #define CLK_TREE_CPU_PERIPHCLK 2 12*2b752ae0SGary Yang #define CLK_TREE_DSU_CLK 3 13*2b752ae0SGary Yang #define CLK_TREE_DSU_PCLK 4 14*2b752ae0SGary Yang #define CLK_TREE_CPU_CLK_BC0 5 15*2b752ae0SGary Yang #define CLK_TREE_CPU_CLK_BC1 6 16*2b752ae0SGary Yang #define CLK_TREE_CPU_CLK_BC2 7 17*2b752ae0SGary Yang #define CLK_TREE_CPU_CLK_BC3 8 18*2b752ae0SGary Yang #define CLK_TREE_CPU_CLK_MC0 9 19*2b752ae0SGary Yang #define CLK_TREE_CPU_CLK_MC1 10 20*2b752ae0SGary Yang #define CLK_TREE_CPU_CLK_MC2 11 21*2b752ae0SGary Yang #define CLK_TREE_CPU_CLK_MC3 12 22*2b752ae0SGary Yang #define CLK_TREE_CPU_CLK_LC0 13 23*2b752ae0SGary Yang #define CLK_TREE_CPU_CLK_LC1 14 24*2b752ae0SGary Yang #define CLK_TREE_CPU_CLK_LC2 15 25*2b752ae0SGary Yang #define CLK_TREE_CPU_CLK_LC3 16 26*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL0_PCLK 17 27*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL1_PCLK 18 28*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL2_PCLK 19 29*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL3_PCLK 20 30*2b752ae0SGary Yang #define CLK_TREE_CSI_DMA0_PCLK 21 31*2b752ae0SGary Yang #define CLK_TREE_CSI_DMA1_PCLK 22 32*2b752ae0SGary Yang #define CLK_TREE_CSI_DMA2_PCLK 23 33*2b752ae0SGary Yang #define CLK_TREE_CSI_DMA3_PCLK 24 34*2b752ae0SGary Yang #define CLK_TREE_CSI_PHY0_PSM 25 35*2b752ae0SGary Yang #define CLK_TREE_CSI_PHY1_PSM 26 36*2b752ae0SGary Yang #define CLK_TREE_CSI_PHY0_APBCLK 27 37*2b752ae0SGary Yang #define CLK_TREE_CSI_PHY1_APBCLK 28 38*2b752ae0SGary Yang #define CLK_TREE_FCH_APB_CLK 29 39*2b752ae0SGary Yang #define CLK_TREE_GPU_CLK_400M 30 40*2b752ae0SGary Yang #define CLK_TREE_GPU_CLK_CORE 31 41*2b752ae0SGary Yang #define CLK_TREE_GPU_CLK_STACKS 32 42*2b752ae0SGary Yang #define CLK_TREE_DP0_PIXEL0 33 43*2b752ae0SGary Yang #define CLK_TREE_DP0_PIXEL1 34 44*2b752ae0SGary Yang #define CLK_TREE_DP1_PIXEL0 35 45*2b752ae0SGary Yang #define CLK_TREE_DP1_PIXEL1 36 46*2b752ae0SGary Yang #define CLK_TREE_DP2_PIXEL0 37 47*2b752ae0SGary Yang #define CLK_TREE_DP2_PIXEL1 38 48*2b752ae0SGary Yang #define CLK_TREE_DP3_PIXEL0 39 49*2b752ae0SGary Yang #define CLK_TREE_DP3_PIXEL1 40 50*2b752ae0SGary Yang #define CLK_TREE_DP4_PIXEL0 41 51*2b752ae0SGary Yang #define CLK_TREE_DP4_PIXEL1 42 52*2b752ae0SGary Yang #define CLK_TREE_DPU_CLK 43 53*2b752ae0SGary Yang #define CLK_TREE_DPU0_ACLK 44 54*2b752ae0SGary Yang #define CLK_TREE_DPU1_ACLK 45 55*2b752ae0SGary Yang #define CLK_TREE_DPU2_ACLK 46 56*2b752ae0SGary Yang #define CLK_TREE_DPU3_ACLK 47 57*2b752ae0SGary Yang #define CLK_TREE_DPU4_ACLK 48 58*2b752ae0SGary Yang #define CLK_TREE_DPC0_VIDCLK0 49 59*2b752ae0SGary Yang #define CLK_TREE_DPC0_VIDCLK1 50 60*2b752ae0SGary Yang #define CLK_TREE_DPC1_VIDCLK0 51 61*2b752ae0SGary Yang #define CLK_TREE_DPC1_VIDCLK1 52 62*2b752ae0SGary Yang #define CLK_TREE_DPC2_VIDCLK0 53 63*2b752ae0SGary Yang #define CLK_TREE_DPC2_VIDCLK1 54 64*2b752ae0SGary Yang #define CLK_TREE_DPC3_VIDCLK0 55 65*2b752ae0SGary Yang #define CLK_TREE_DPC3_VIDCLK1 56 66*2b752ae0SGary Yang #define CLK_TREE_DPC4_VIDCLK0 57 67*2b752ae0SGary Yang #define CLK_TREE_DPC4_VIDCLK1 58 68*2b752ae0SGary Yang #define CLK_TREE_DPC0_APBCLK 59 69*2b752ae0SGary Yang #define CLK_TREE_DPC1_APBCLK 60 70*2b752ae0SGary Yang #define CLK_TREE_DPC2_APBCLK 61 71*2b752ae0SGary Yang #define CLK_TREE_DPC3_APBCLK 62 72*2b752ae0SGary Yang #define CLK_TREE_DPC4_APBCLK 63 73*2b752ae0SGary Yang #define CLK_TREE_NPU_MEMCLK 64 74*2b752ae0SGary Yang #define CLK_TREE_NPU_SYSCLK 65 75*2b752ae0SGary Yang #define CLK_TREE_NPU_DBGCLK 66 76*2b752ae0SGary Yang #define CLK_TREE_VPU_APBCLK 67 77*2b752ae0SGary Yang #define CLK_TREE_ISP_ACLK 68 78*2b752ae0SGary Yang #define CLK_TREE_ISP_SCLK 69 79*2b752ae0SGary Yang #define CLK_TREE_AUDIO_CLK4 70 80*2b752ae0SGary Yang #define CLK_TREE_AUDIO_CLK5 71 81*2b752ae0SGary Yang #define CLK_TREE_CAMERA_MCLK0 72 82*2b752ae0SGary Yang #define CLK_TREE_CAMERA_MCLK1 73 83*2b752ae0SGary Yang #define CLK_TREE_CAMERA_MCLK2 74 84*2b752ae0SGary Yang #define CLK_TREE_CAMERA_MCLK3 75 85*2b752ae0SGary Yang #define CLK_TREE_AUDIO_CLK0 76 86*2b752ae0SGary Yang #define CLK_TREE_AUDIO_CLK1 77 87*2b752ae0SGary Yang #define CLK_TREE_AUDIO_CLK2 78 88*2b752ae0SGary Yang #define CLK_TREE_AUDIO_CLK3 79 89*2b752ae0SGary Yang #define CLK_TREE_MM_NI700_CLK 80 90*2b752ae0SGary Yang #define CLK_TREE_SYS_NI700_CLK 81 91*2b752ae0SGary Yang #define CLK_TREE_GMAC0_ACLK 82 92*2b752ae0SGary Yang #define CLK_TREE_GMAC1_ACLK 83 93*2b752ae0SGary Yang #define CLK_TREE_GMAC0_DIV_ACLK 84 94*2b752ae0SGary Yang #define CLK_TREE_GMAC0_DIV_TXCLK 85 95*2b752ae0SGary Yang #define CLK_TREE_GMAC0_RGMII0_TXCLK 86 96*2b752ae0SGary Yang #define CLK_TREE_GMAC1_DIV_ACLK 87 97*2b752ae0SGary Yang #define CLK_TREE_GMAC1_DIV_TXCLK 88 98*2b752ae0SGary Yang #define CLK_TREE_GMAC1_RGMII0_TXCLK 89 99*2b752ae0SGary Yang #define CLK_TREE_GMAC0_PCLK 90 100*2b752ae0SGary Yang #define CLK_TREE_GMAC1_PCLK 91 101*2b752ae0SGary Yang #define CLK_TREE_USB2_0_AXI_GATE 92 102*2b752ae0SGary Yang #define CLK_TREE_USB2_0_APB_GATE 93 103*2b752ae0SGary Yang #define CLK_TREE_USB2_1_AXI_GATE 94 104*2b752ae0SGary Yang #define CLK_TREE_USB2_1_APB_GATE 95 105*2b752ae0SGary Yang #define CLK_TREE_USB2_2_AXI_GATE 96 106*2b752ae0SGary Yang #define CLK_TREE_USB2_2_APB_GATE 97 107*2b752ae0SGary Yang #define CLK_TREE_USB2_3_AXI_GATE 98 108*2b752ae0SGary Yang #define CLK_TREE_USB2_3_APB_GATE 99 109*2b752ae0SGary Yang #define CLK_TREE_USB2_0_PHY_GATE 100 110*2b752ae0SGary Yang #define CLK_TREE_USB2_1_PHY_GATE 101 111*2b752ae0SGary Yang #define CLK_TREE_USB2_2_PHY_GATE 102 112*2b752ae0SGary Yang #define CLK_TREE_USB2_3_PHY_GATE 103 113*2b752ae0SGary Yang #define CLK_TREE_USB3C_DRD_AXI_GATE 104 114*2b752ae0SGary Yang #define CLK_TREE_USB3C_DRD_APB_GATE 105 115*2b752ae0SGary Yang #define CLK_TREE_USB3C_DRD_PHY2_GATE 106 116*2b752ae0SGary Yang #define CLK_TREE_USB3C_DRD_PHY3_GATE 107 117*2b752ae0SGary Yang #define CLK_TREE_USB3C_0_AXI_GATE 108 118*2b752ae0SGary Yang #define CLK_TREE_USB3C_0_APB_GATE 109 119*2b752ae0SGary Yang #define CLK_TREE_USB3C_0_PHY2_GATE 110 120*2b752ae0SGary Yang #define CLK_TREE_USB3C_0_PHY3_GATE 111 121*2b752ae0SGary Yang #define CLK_TREE_USB3C_1_AXI_GATE 112 122*2b752ae0SGary Yang #define CLK_TREE_USB3C_1_APB_GATE 113 123*2b752ae0SGary Yang #define CLK_TREE_USB3C_1_PHY2_GATE 114 124*2b752ae0SGary Yang #define CLK_TREE_USB3C_1_PHY3_GATE 115 125*2b752ae0SGary Yang #define CLK_TREE_USB3C_2_AXI_GATE 116 126*2b752ae0SGary Yang #define CLK_TREE_USB3C_2_APB_GATE 117 127*2b752ae0SGary Yang #define CLK_TREE_USB3C_2_PHY2_GATE 118 128*2b752ae0SGary Yang #define CLK_TREE_USB3C_2_PHY3_GATE 119 129*2b752ae0SGary Yang #define CLK_TREE_USB3A_0_AXI_GATE 120 130*2b752ae0SGary Yang #define CLK_TREE_USB3A_0_APB_GATE 121 131*2b752ae0SGary Yang #define CLK_TREE_USB3A_0_PHY2_GATE 122 132*2b752ae0SGary Yang #define CLK_TREE_USB3A_1_AXI_GATE 123 133*2b752ae0SGary Yang #define CLK_TREE_USB3A_1_APB_GATE 124 134*2b752ae0SGary Yang #define CLK_TREE_USB3A_1_PHY2_GATE 125 135*2b752ae0SGary Yang #define CLK_TREE_USB3A_PHY3_GATE 126 136*2b752ae0SGary Yang #define CLK_TREE_USB2_0_CLK_SOF 127 137*2b752ae0SGary Yang #define CLK_TREE_USB2_1_CLK_SOF 128 138*2b752ae0SGary Yang #define CLK_TREE_USB2_2_CLK_SOF 129 139*2b752ae0SGary Yang #define CLK_TREE_USB2_3_CLK_SOF 130 140*2b752ae0SGary Yang #define CLK_TREE_USB3C_DRD_CLK_SOF 131 141*2b752ae0SGary Yang #define CLK_TREE_USB3C_H0_CLK_SOF 132 142*2b752ae0SGary Yang #define CLK_TREE_USB3C_H1_CLK_SOF 133 143*2b752ae0SGary Yang #define CLK_TREE_USB3C_H2_CLK_SOF 134 144*2b752ae0SGary Yang #define CLK_TREE_USB3A_H0_CLK_SOF 135 145*2b752ae0SGary Yang #define CLK_TREE_USB3A_H1_CLK_SOF 136 146*2b752ae0SGary Yang #define CLK_TREE_USB2_0_CLK_LPM 137 147*2b752ae0SGary Yang #define CLK_TREE_USB2_1_CLK_LPM 138 148*2b752ae0SGary Yang #define CLK_TREE_USB2_2_CLK_LPM 139 149*2b752ae0SGary Yang #define CLK_TREE_USB2_3_CLK_LPM 140 150*2b752ae0SGary Yang #define CLK_TREE_USB3C_DRD_CLK_LPM 141 151*2b752ae0SGary Yang #define CLK_TREE_USB3C_H0_CLK_LPM 142 152*2b752ae0SGary Yang #define CLK_TREE_USB3C_H1_CLK_LPM 143 153*2b752ae0SGary Yang #define CLK_TREE_USB3C_H2_CLK_LPM 144 154*2b752ae0SGary Yang #define CLK_TREE_USB3A_H0_CLK_LPM 145 155*2b752ae0SGary Yang #define CLK_TREE_USB3A_H1_CLK_LPM 146 156*2b752ae0SGary Yang #define CLK_TREE_USB2_0_PHY_REF 147 157*2b752ae0SGary Yang #define CLK_TREE_USB2_1_PHY_REF 148 158*2b752ae0SGary Yang #define CLK_TREE_USB2_2_PHY_REF 149 159*2b752ae0SGary Yang #define CLK_TREE_USB2_3_PHY_REF 150 160*2b752ae0SGary Yang #define CLK_TREE_USB3C_DRD_PHY_REF 151 161*2b752ae0SGary Yang #define CLK_TREE_USB3C_H0_PHY_REF 152 162*2b752ae0SGary Yang #define CLK_TREE_USB3C_H1_PHY_REF 153 163*2b752ae0SGary Yang #define CLK_TREE_USB3C_H2_PHY_REF 154 164*2b752ae0SGary Yang #define CLK_TREE_USB3A_H0_PHY_REF 155 165*2b752ae0SGary Yang #define CLK_TREE_USB3A_H1_PHY_REF 156 166*2b752ae0SGary Yang #define CLK_TREE_USB3C_DRD_PHY_x4_REF 157 167*2b752ae0SGary Yang #define CLK_TREE_USB3C_H0_PHY_x4_REF 158 168*2b752ae0SGary Yang #define CLK_TREE_USB3C_H1_PHY_x4_REF 159 169*2b752ae0SGary Yang #define CLK_TREE_USB3C_H2_PHY_x4_REF 160 170*2b752ae0SGary Yang #define CLK_TREE_USB3A_PHY_x2_REF 161 171*2b752ae0SGary Yang #define CLK_TREE_PCIE_X8CTRL_APB 162 172*2b752ae0SGary Yang #define CLK_TREE_PCIE_X4CTRL_APB 163 173*2b752ae0SGary Yang #define CLK_TREE_PCIE_X2CTRL_APB 164 174*2b752ae0SGary Yang #define CLK_TREE_PCIE_X1_0CTRL_APB 165 175*2b752ae0SGary Yang #define CLK_TREE_PCIE_X1_1CTRL_APB 166 176*2b752ae0SGary Yang #define CLK_TREE_PCIE_X8_PHY_APB 167 177*2b752ae0SGary Yang #define CLK_TREE_PCIE_X4_PHY_APB 168 178*2b752ae0SGary Yang #define CLK_TREE_PCIE_X211_PHY_APB 169 179*2b752ae0SGary Yang #define CLK_TREE_PCIE_NI700_CLK 170 180*2b752ae0SGary Yang #define CLK_TREE_PCIE_CTRL0_CLK 171 181*2b752ae0SGary Yang #define CLK_TREE_PCIE_CTRL1_CLK 172 182*2b752ae0SGary Yang #define CLK_TREE_PCIE_CTRL2_CLK 173 183*2b752ae0SGary Yang #define CLK_TREE_PCIE_CTRL3_CLK 174 184*2b752ae0SGary Yang #define CLK_TREE_PCIE_CTRL4_CLK 175 185*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL0_SYSCLK 176 186*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL1_SYSCLK 177 187*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL2_SYSCLK 178 188*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL3_SYSCLK 179 189*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL0_PIXEL0_CLK 180 190*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL0_PIXEL1_CLK 181 191*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL0_PIXEL2_CLK 182 192*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL0_PIXEL3_CLK 183 193*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL1_PIXEL0_CLK 184 194*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL2_PIXEL0_CLK 185 195*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL2_PIXEL1_CLK 186 196*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL2_PIXEL2_CLK 187 197*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL2_PIXEL3_CLK 188 198*2b752ae0SGary Yang #define CLK_TREE_CSI_CTRL3_PIXEL0_CLK 189 199*2b752ae0SGary Yang #define CLK_TREE_CI700_GCLK0 190 200*2b752ae0SGary Yang #define CLK_TREE_DDRC0_ACLK_CLK 191 201*2b752ae0SGary Yang #define CLK_TREE_DDRC1_ACLK_CLK 192 202*2b752ae0SGary Yang #define CLK_TREE_DDRC2_ACLK_CLK 193 203*2b752ae0SGary Yang #define CLK_TREE_DDRC3_ACLK_CLK 194 204*2b752ae0SGary Yang #define CLK_TREE_DDRC0_DFICLK_CLK 195 205*2b752ae0SGary Yang #define CLK_TREE_DDRC1_DFICLK_CLK 196 206*2b752ae0SGary Yang #define CLK_TREE_DDRC2_DFICLK_CLK 197 207*2b752ae0SGary Yang #define CLK_TREE_DDRC3_DFICLK_CLK 198 208*2b752ae0SGary Yang #define CLK_TREE_PHY0_SYNC_CLK 199 209*2b752ae0SGary Yang #define CLK_TREE_PHY1_SYNC_CLK 200 210*2b752ae0SGary Yang #define CLK_TREE_PHY2_SYNC_CLK 201 211*2b752ae0SGary Yang #define CLK_TREE_PHY3_SYNC_CLK 202 212*2b752ae0SGary Yang #define CLK_TREE_PHY0_BYPASS_CLK 203 213*2b752ae0SGary Yang #define CLK_TREE_PHY1_BYPASS_CLK 204 214*2b752ae0SGary Yang #define CLK_TREE_PHY2_BYPASS_CLK 205 215*2b752ae0SGary Yang #define CLK_TREE_PHY3_BYPASS_CLK 206 216*2b752ae0SGary Yang #define CLK_TREE_DDRC_0_APB 207 217*2b752ae0SGary Yang #define CLK_TREE_DDRC_1_APB 208 218*2b752ae0SGary Yang #define CLK_TREE_DDRC_2_APB 209 219*2b752ae0SGary Yang #define CLK_TREE_DDRC_3_APB 210 220*2b752ae0SGary Yang #define CLK_TREE_TZC400_0_APB 211 221*2b752ae0SGary Yang #define CLK_TREE_TZC400_1_APB 212 222*2b752ae0SGary Yang #define CLK_TREE_TZC400_2_APB 213 223*2b752ae0SGary Yang #define CLK_TREE_TZC400_3_APB 214 224*2b752ae0SGary Yang #define CLK_TREE_S5_SENSOR_HUB_25M 215 225*2b752ae0SGary Yang #define CLK_TREE_S5_SENSOR_HUB_400M 216 226*2b752ae0SGary Yang #define CLK_TREE_S5_CSS600_100M 217 227*2b752ae0SGary Yang #define CLK_TREE_S5_DFD_800M 218 228*2b752ae0SGary Yang #define CLK_TREE_S5_CSU_SE_800M 219 229*2b752ae0SGary Yang #define CLK_TREE_S5_CSU_PM_800M 220 230*2b752ae0SGary Yang #define CLK_TREE_PCIE_REF_B0 221 231*2b752ae0SGary Yang #define CLK_TREE_PCIE_REF_B1 222 232*2b752ae0SGary Yang #define CLK_TREE_PCIE_REF_B2 223 233*2b752ae0SGary Yang #define CLK_TREE_PCIE_REF_B3 224 234*2b752ae0SGary Yang #define CLK_TREE_PCIE_REF_B4 225 235*2b752ae0SGary Yang #define CLK_TREE_PCIE_REF_PHY_X8 226 236*2b752ae0SGary Yang #define CLK_TREE_PCIE_REF_PHY_X4 227 237*2b752ae0SGary Yang #define CLK_TREE_PCIE_REF_PHY_X211 228 238*2b752ae0SGary Yang #define CLK_TREE_GMAC_REC_CLK 229 239*2b752ae0SGary Yang #define CLK_TREE_GPUTOP_PLL 230 240*2b752ae0SGary Yang #define CLK_TREE_GPUCORE_PLL 231 241*2b752ae0SGary Yang #define CLK_TREE_CPU_PLL_LIT 232 242*2b752ae0SGary Yang #define CLK_TREE_CPU_PLL0 233 243*2b752ae0SGary Yang #define CLK_TREE_CPU_PLL1 234 244*2b752ae0SGary Yang #define CLK_TREE_CPU_PLL2 235 245*2b752ae0SGary Yang #define CLK_TREE_CPU_PLL3 236 246*2b752ae0SGary Yang #define CLK_TREE_FCH_I3C0_FUNC 237 247*2b752ae0SGary Yang #define CLK_TREE_FCH_I3C1_FUNC 238 248*2b752ae0SGary Yang #define CLK_TREE_FCH_DMA_ACLK 239 249*2b752ae0SGary Yang #define CLK_TREE_FCH_XSPI_FUNC 240 250*2b752ae0SGary Yang #define CLK_TREE_FCH_XSPI_MACLK 241 251*2b752ae0SGary Yang #define CLK_TREE_FCH_TIMER_FUN 242 252*2b752ae0SGary Yang #define CLK_TREE_FCH_APB_IO_S0 243 253*2b752ae0SGary Yang #define CLK_TREE_FCH_I3C0_APB 244 254*2b752ae0SGary Yang #define CLK_TREE_FCH_I3C1_APB 245 255*2b752ae0SGary Yang #define CLK_TREE_FCH_UART0_APB 246 256*2b752ae0SGary Yang #define CLK_TREE_FCH_UART1_APB 247 257*2b752ae0SGary Yang #define CLK_TREE_FCH_UART2_APB 248 258*2b752ae0SGary Yang #define CLK_TREE_FCH_UART3_APB 249 259*2b752ae0SGary Yang #define CLK_TREE_FCH_SPI0_APB 250 260*2b752ae0SGary Yang #define CLK_TREE_FCH_SPI1_APB 251 261*2b752ae0SGary Yang #define CLK_TREE_FCH_XSPI_APB 252 262*2b752ae0SGary Yang #define CLK_TREE_FCH_I2C0_APB 253 263*2b752ae0SGary Yang #define CLK_TREE_FCH_I2C1_APB 254 264*2b752ae0SGary Yang #define CLK_TREE_FCH_I2C2_APB 255 265*2b752ae0SGary Yang #define CLK_TREE_FCH_I2C3_APB 256 266*2b752ae0SGary Yang #define CLK_TREE_FCH_I2C4_APB 257 267*2b752ae0SGary Yang #define CLK_TREE_FCH_I2C5_APB 258 268*2b752ae0SGary Yang #define CLK_TREE_FCH_I2C6_APB 259 269*2b752ae0SGary Yang #define CLK_TREE_FCH_I2C7_APB 260 270*2b752ae0SGary Yang #define CLK_TREE_FCH_TIMER_APB 261 271*2b752ae0SGary Yang #define CLK_TREE_FCH_GPIO_APB 262 272*2b752ae0SGary Yang #define CLK_TREE_FCH_UART0_FUNC 263 273*2b752ae0SGary Yang #define CLK_TREE_FCH_UART1_FUNC 264 274*2b752ae0SGary Yang #define CLK_TREE_FCH_UART2_FUNC 265 275*2b752ae0SGary Yang #define CLK_TREE_FCH_UART3_FUNC 266 276*2b752ae0SGary Yang /* 267~271 not used by AP, skip */ 277*2b752ae0SGary Yang #define CLK_TREE_GPU_CLK_200M 272 278*2b752ae0SGary Yang 279*2b752ae0SGary Yang #endif 280