1*f7018c21STomi Valkeinen /* 2*f7018c21STomi Valkeinen * linux/drivers/video/cyber2000fb.h 3*f7018c21STomi Valkeinen * 4*f7018c21STomi Valkeinen * Copyright (C) 1998-2000 Russell King 5*f7018c21STomi Valkeinen * 6*f7018c21STomi Valkeinen * This program is free software; you can redistribute it and/or modify 7*f7018c21STomi Valkeinen * it under the terms of the GNU General Public License version 2 as 8*f7018c21STomi Valkeinen * published by the Free Software Foundation. 9*f7018c21STomi Valkeinen * 10*f7018c21STomi Valkeinen * Integraphics Cyber2000 frame buffer device 11*f7018c21STomi Valkeinen */ 12*f7018c21STomi Valkeinen 13*f7018c21STomi Valkeinen /* 14*f7018c21STomi Valkeinen * Internal CyberPro sizes and offsets. 15*f7018c21STomi Valkeinen */ 16*f7018c21STomi Valkeinen #define MMIO_OFFSET 0x00800000 17*f7018c21STomi Valkeinen #define MMIO_SIZE 0x000c0000 18*f7018c21STomi Valkeinen 19*f7018c21STomi Valkeinen #define NR_PALETTE 256 20*f7018c21STomi Valkeinen 21*f7018c21STomi Valkeinen #if defined(DEBUG) && defined(CONFIG_DEBUG_LL) 22*f7018c21STomi Valkeinen static void debug_printf(char *fmt, ...) 23*f7018c21STomi Valkeinen { 24*f7018c21STomi Valkeinen extern void printascii(const char *); 25*f7018c21STomi Valkeinen char buffer[128]; 26*f7018c21STomi Valkeinen va_list ap; 27*f7018c21STomi Valkeinen 28*f7018c21STomi Valkeinen va_start(ap, fmt); 29*f7018c21STomi Valkeinen vsprintf(buffer, fmt, ap); 30*f7018c21STomi Valkeinen va_end(ap); 31*f7018c21STomi Valkeinen 32*f7018c21STomi Valkeinen printascii(buffer); 33*f7018c21STomi Valkeinen } 34*f7018c21STomi Valkeinen #else 35*f7018c21STomi Valkeinen #define debug_printf(x...) do { } while (0) 36*f7018c21STomi Valkeinen #endif 37*f7018c21STomi Valkeinen 38*f7018c21STomi Valkeinen #define RAMDAC_RAMPWRDN 0x01 39*f7018c21STomi Valkeinen #define RAMDAC_DAC8BIT 0x02 40*f7018c21STomi Valkeinen #define RAMDAC_VREFEN 0x04 41*f7018c21STomi Valkeinen #define RAMDAC_BYPASS 0x10 42*f7018c21STomi Valkeinen #define RAMDAC_DACPWRDN 0x40 43*f7018c21STomi Valkeinen 44*f7018c21STomi Valkeinen #define EXT_CRT_VRTOFL 0x11 45*f7018c21STomi Valkeinen #define EXT_CRT_VRTOFL_LINECOMP10 0x10 46*f7018c21STomi Valkeinen #define EXT_CRT_VRTOFL_INTERLACE 0x20 47*f7018c21STomi Valkeinen 48*f7018c21STomi Valkeinen #define EXT_CRT_IRQ 0x12 49*f7018c21STomi Valkeinen #define EXT_CRT_IRQ_ENABLE 0x01 50*f7018c21STomi Valkeinen #define EXT_CRT_IRQ_ACT_HIGH 0x04 51*f7018c21STomi Valkeinen 52*f7018c21STomi Valkeinen #define EXT_CRT_TEST 0x13 53*f7018c21STomi Valkeinen 54*f7018c21STomi Valkeinen #define EXT_SYNC_CTL 0x16 55*f7018c21STomi Valkeinen #define EXT_SYNC_CTL_HS_NORMAL 0x00 56*f7018c21STomi Valkeinen #define EXT_SYNC_CTL_HS_0 0x01 57*f7018c21STomi Valkeinen #define EXT_SYNC_CTL_HS_1 0x02 58*f7018c21STomi Valkeinen #define EXT_SYNC_CTL_HS_HSVS 0x03 59*f7018c21STomi Valkeinen #define EXT_SYNC_CTL_VS_NORMAL 0x00 60*f7018c21STomi Valkeinen #define EXT_SYNC_CTL_VS_0 0x04 61*f7018c21STomi Valkeinen #define EXT_SYNC_CTL_VS_1 0x08 62*f7018c21STomi Valkeinen #define EXT_SYNC_CTL_VS_COMP 0x0c 63*f7018c21STomi Valkeinen 64*f7018c21STomi Valkeinen #define EXT_BUS_CTL 0x30 65*f7018c21STomi Valkeinen #define EXT_BUS_CTL_LIN_1MB 0x00 66*f7018c21STomi Valkeinen #define EXT_BUS_CTL_LIN_2MB 0x01 67*f7018c21STomi Valkeinen #define EXT_BUS_CTL_LIN_4MB 0x02 68*f7018c21STomi Valkeinen #define EXT_BUS_CTL_ZEROWAIT 0x04 69*f7018c21STomi Valkeinen #define EXT_BUS_CTL_PCIBURST_WRITE 0x20 70*f7018c21STomi Valkeinen #define EXT_BUS_CTL_PCIBURST_READ 0x80 /* CyberPro 5000 only */ 71*f7018c21STomi Valkeinen 72*f7018c21STomi Valkeinen #define EXT_SEG_WRITE_PTR 0x31 73*f7018c21STomi Valkeinen #define EXT_SEG_READ_PTR 0x32 74*f7018c21STomi Valkeinen #define EXT_BIU_MISC 0x33 75*f7018c21STomi Valkeinen #define EXT_BIU_MISC_LIN_ENABLE 0x01 76*f7018c21STomi Valkeinen #define EXT_BIU_MISC_COP_ENABLE 0x04 77*f7018c21STomi Valkeinen #define EXT_BIU_MISC_COP_BFC 0x08 78*f7018c21STomi Valkeinen 79*f7018c21STomi Valkeinen #define EXT_FUNC_CTL 0x3c 80*f7018c21STomi Valkeinen #define EXT_FUNC_CTL_EXTREGENBL 0x80 /* enable access to 0xbcxxx */ 81*f7018c21STomi Valkeinen 82*f7018c21STomi Valkeinen #define PCI_BM_CTL 0x3e 83*f7018c21STomi Valkeinen #define PCI_BM_CTL_ENABLE 0x01 /* enable bus-master */ 84*f7018c21STomi Valkeinen #define PCI_BM_CTL_BURST 0x02 /* enable burst */ 85*f7018c21STomi Valkeinen #define PCI_BM_CTL_BACK2BACK 0x04 /* enable back to back */ 86*f7018c21STomi Valkeinen #define PCI_BM_CTL_DUMMY 0x08 /* insert dummy cycle */ 87*f7018c21STomi Valkeinen 88*f7018c21STomi Valkeinen #define X_V2_VID_MEM_START 0x40 89*f7018c21STomi Valkeinen #define X_V2_VID_SRC_WIDTH 0x43 90*f7018c21STomi Valkeinen #define X_V2_X_START 0x45 91*f7018c21STomi Valkeinen #define X_V2_X_END 0x47 92*f7018c21STomi Valkeinen #define X_V2_Y_START 0x49 93*f7018c21STomi Valkeinen #define X_V2_Y_END 0x4b 94*f7018c21STomi Valkeinen #define X_V2_VID_SRC_WIN_WIDTH 0x4d 95*f7018c21STomi Valkeinen 96*f7018c21STomi Valkeinen #define Y_V2_DDA_X_INC 0x43 97*f7018c21STomi Valkeinen #define Y_V2_DDA_Y_INC 0x47 98*f7018c21STomi Valkeinen #define Y_V2_VID_FIFO_CTL 0x49 99*f7018c21STomi Valkeinen #define Y_V2_VID_FMT 0x4b 100*f7018c21STomi Valkeinen #define Y_V2_VID_DISP_CTL1 0x4c 101*f7018c21STomi Valkeinen #define Y_V2_VID_FIFO_CTL1 0x4d 102*f7018c21STomi Valkeinen 103*f7018c21STomi Valkeinen #define J_X2_VID_MEM_START 0x40 104*f7018c21STomi Valkeinen #define J_X2_VID_SRC_WIDTH 0x43 105*f7018c21STomi Valkeinen #define J_X2_X_START 0x47 106*f7018c21STomi Valkeinen #define J_X2_X_END 0x49 107*f7018c21STomi Valkeinen #define J_X2_Y_START 0x4b 108*f7018c21STomi Valkeinen #define J_X2_Y_END 0x4d 109*f7018c21STomi Valkeinen #define J_X2_VID_SRC_WIN_WIDTH 0x4f 110*f7018c21STomi Valkeinen 111*f7018c21STomi Valkeinen #define K_X2_DDA_X_INIT 0x40 112*f7018c21STomi Valkeinen #define K_X2_DDA_X_INC 0x42 113*f7018c21STomi Valkeinen #define K_X2_DDA_Y_INIT 0x44 114*f7018c21STomi Valkeinen #define K_X2_DDA_Y_INC 0x46 115*f7018c21STomi Valkeinen #define K_X2_VID_FMT 0x48 116*f7018c21STomi Valkeinen #define K_X2_VID_DISP_CTL1 0x49 117*f7018c21STomi Valkeinen 118*f7018c21STomi Valkeinen #define K_CAP_X2_CTL1 0x49 119*f7018c21STomi Valkeinen 120*f7018c21STomi Valkeinen #define CURS_H_START 0x50 121*f7018c21STomi Valkeinen #define CURS_H_PRESET 0x52 122*f7018c21STomi Valkeinen #define CURS_V_START 0x53 123*f7018c21STomi Valkeinen #define CURS_V_PRESET 0x55 124*f7018c21STomi Valkeinen #define CURS_CTL 0x56 125*f7018c21STomi Valkeinen 126*f7018c21STomi Valkeinen #define EXT_ATTRIB_CTL 0x57 127*f7018c21STomi Valkeinen #define EXT_ATTRIB_CTL_EXT 0x01 128*f7018c21STomi Valkeinen 129*f7018c21STomi Valkeinen #define EXT_OVERSCAN_RED 0x58 130*f7018c21STomi Valkeinen #define EXT_OVERSCAN_GREEN 0x59 131*f7018c21STomi Valkeinen #define EXT_OVERSCAN_BLUE 0x5a 132*f7018c21STomi Valkeinen 133*f7018c21STomi Valkeinen #define CAP_X_START 0x60 134*f7018c21STomi Valkeinen #define CAP_X_END 0x62 135*f7018c21STomi Valkeinen #define CAP_Y_START 0x64 136*f7018c21STomi Valkeinen #define CAP_Y_END 0x66 137*f7018c21STomi Valkeinen #define CAP_DDA_X_INIT 0x68 138*f7018c21STomi Valkeinen #define CAP_DDA_X_INC 0x6a 139*f7018c21STomi Valkeinen #define CAP_DDA_Y_INIT 0x6c 140*f7018c21STomi Valkeinen #define CAP_DDA_Y_INC 0x6e 141*f7018c21STomi Valkeinen 142*f7018c21STomi Valkeinen #define EXT_MEM_CTL0 0x70 143*f7018c21STomi Valkeinen #define EXT_MEM_CTL0_7CLK 0x01 144*f7018c21STomi Valkeinen #define EXT_MEM_CTL0_RAS_1 0x02 145*f7018c21STomi Valkeinen #define EXT_MEM_CTL0_RAS2CAS_1 0x04 146*f7018c21STomi Valkeinen #define EXT_MEM_CTL0_MULTCAS 0x08 147*f7018c21STomi Valkeinen #define EXT_MEM_CTL0_ASYM 0x10 148*f7018c21STomi Valkeinen #define EXT_MEM_CTL0_CAS1ON 0x20 149*f7018c21STomi Valkeinen #define EXT_MEM_CTL0_FIFOFLUSH 0x40 150*f7018c21STomi Valkeinen #define EXT_MEM_CTL0_SEQRESET 0x80 151*f7018c21STomi Valkeinen 152*f7018c21STomi Valkeinen #define EXT_MEM_CTL1 0x71 153*f7018c21STomi Valkeinen #define EXT_MEM_CTL1_PAR 0x00 154*f7018c21STomi Valkeinen #define EXT_MEM_CTL1_SERPAR 0x01 155*f7018c21STomi Valkeinen #define EXT_MEM_CTL1_SER 0x03 156*f7018c21STomi Valkeinen #define EXT_MEM_CTL1_SYNC 0x04 157*f7018c21STomi Valkeinen #define EXT_MEM_CTL1_VRAM 0x08 158*f7018c21STomi Valkeinen #define EXT_MEM_CTL1_4K_REFRESH 0x10 159*f7018c21STomi Valkeinen #define EXT_MEM_CTL1_256Kx4 0x00 160*f7018c21STomi Valkeinen #define EXT_MEM_CTL1_512Kx8 0x40 161*f7018c21STomi Valkeinen #define EXT_MEM_CTL1_1Mx16 0x60 162*f7018c21STomi Valkeinen 163*f7018c21STomi Valkeinen #define EXT_MEM_CTL2 0x72 164*f7018c21STomi Valkeinen #define MEM_CTL2_SIZE_1MB 0x00 165*f7018c21STomi Valkeinen #define MEM_CTL2_SIZE_2MB 0x01 166*f7018c21STomi Valkeinen #define MEM_CTL2_SIZE_4MB 0x02 167*f7018c21STomi Valkeinen #define MEM_CTL2_SIZE_MASK 0x03 168*f7018c21STomi Valkeinen #define MEM_CTL2_64BIT 0x04 169*f7018c21STomi Valkeinen 170*f7018c21STomi Valkeinen #define EXT_HIDDEN_CTL1 0x73 171*f7018c21STomi Valkeinen 172*f7018c21STomi Valkeinen #define EXT_FIFO_CTL 0x74 173*f7018c21STomi Valkeinen 174*f7018c21STomi Valkeinen #define EXT_SEQ_MISC 0x77 175*f7018c21STomi Valkeinen #define EXT_SEQ_MISC_8 0x01 176*f7018c21STomi Valkeinen #define EXT_SEQ_MISC_16_RGB565 0x02 177*f7018c21STomi Valkeinen #define EXT_SEQ_MISC_32 0x03 178*f7018c21STomi Valkeinen #define EXT_SEQ_MISC_24_RGB888 0x04 179*f7018c21STomi Valkeinen #define EXT_SEQ_MISC_16_RGB555 0x06 180*f7018c21STomi Valkeinen #define EXT_SEQ_MISC_8_RGB332 0x09 181*f7018c21STomi Valkeinen #define EXT_SEQ_MISC_16_RGB444 0x0a 182*f7018c21STomi Valkeinen 183*f7018c21STomi Valkeinen #define EXT_HIDDEN_CTL4 0x7a 184*f7018c21STomi Valkeinen 185*f7018c21STomi Valkeinen #define CURS_MEM_START 0x7e /* bits 23..12 */ 186*f7018c21STomi Valkeinen 187*f7018c21STomi Valkeinen #define CAP_PIP_X_START 0x80 188*f7018c21STomi Valkeinen #define CAP_PIP_X_END 0x82 189*f7018c21STomi Valkeinen #define CAP_PIP_Y_START 0x84 190*f7018c21STomi Valkeinen #define CAP_PIP_Y_END 0x86 191*f7018c21STomi Valkeinen 192*f7018c21STomi Valkeinen #define EXT_CAP_CTL1 0x88 193*f7018c21STomi Valkeinen 194*f7018c21STomi Valkeinen #define EXT_CAP_CTL2 0x89 195*f7018c21STomi Valkeinen #define EXT_CAP_CTL2_ODDFRAMEIRQ 0x01 196*f7018c21STomi Valkeinen #define EXT_CAP_CTL2_ANYFRAMEIRQ 0x02 197*f7018c21STomi Valkeinen 198*f7018c21STomi Valkeinen #define BM_CTRL0 0x9c 199*f7018c21STomi Valkeinen #define BM_CTRL1 0x9d 200*f7018c21STomi Valkeinen 201*f7018c21STomi Valkeinen #define EXT_CAP_MODE1 0xa4 202*f7018c21STomi Valkeinen #define EXT_CAP_MODE1_8BIT 0x01 /* enable 8bit capture mode */ 203*f7018c21STomi Valkeinen #define EXT_CAP_MODE1_CCIR656 0x02 /* CCIR656 mode */ 204*f7018c21STomi Valkeinen #define EXT_CAP_MODE1_IGNOREVGT 0x04 /* ignore VGT */ 205*f7018c21STomi Valkeinen #define EXT_CAP_MODE1_ALTFIFO 0x10 /* use alternate FIFO for capture */ 206*f7018c21STomi Valkeinen #define EXT_CAP_MODE1_SWAPUV 0x20 /* swap UV bytes */ 207*f7018c21STomi Valkeinen #define EXT_CAP_MODE1_MIRRORY 0x40 /* mirror vertically */ 208*f7018c21STomi Valkeinen #define EXT_CAP_MODE1_MIRRORX 0x80 /* mirror horizontally */ 209*f7018c21STomi Valkeinen 210*f7018c21STomi Valkeinen #define EXT_CAP_MODE2 0xa5 211*f7018c21STomi Valkeinen #define EXT_CAP_MODE2_CCIRINVOE 0x01 212*f7018c21STomi Valkeinen #define EXT_CAP_MODE2_CCIRINVVGT 0x02 213*f7018c21STomi Valkeinen #define EXT_CAP_MODE2_CCIRINVHGT 0x04 214*f7018c21STomi Valkeinen #define EXT_CAP_MODE2_CCIRINVDG 0x08 215*f7018c21STomi Valkeinen #define EXT_CAP_MODE2_DATEND 0x10 216*f7018c21STomi Valkeinen #define EXT_CAP_MODE2_CCIRDGH 0x20 217*f7018c21STomi Valkeinen #define EXT_CAP_MODE2_FIXSONY 0x40 218*f7018c21STomi Valkeinen #define EXT_CAP_MODE2_SYNCFREEZE 0x80 219*f7018c21STomi Valkeinen 220*f7018c21STomi Valkeinen #define EXT_TV_CTL 0xae 221*f7018c21STomi Valkeinen 222*f7018c21STomi Valkeinen #define EXT_DCLK_MULT 0xb0 223*f7018c21STomi Valkeinen #define EXT_DCLK_DIV 0xb1 224*f7018c21STomi Valkeinen #define EXT_DCLK_DIV_VFSEL 0x20 225*f7018c21STomi Valkeinen #define EXT_MCLK_MULT 0xb2 226*f7018c21STomi Valkeinen #define EXT_MCLK_DIV 0xb3 227*f7018c21STomi Valkeinen 228*f7018c21STomi Valkeinen #define EXT_LATCH1 0xb5 229*f7018c21STomi Valkeinen #define EXT_LATCH1_VAFC_EN 0x01 /* enable VAFC */ 230*f7018c21STomi Valkeinen 231*f7018c21STomi Valkeinen #define EXT_FEATURE 0xb7 232*f7018c21STomi Valkeinen #define EXT_FEATURE_BUS_MASK 0x07 /* host bus mask */ 233*f7018c21STomi Valkeinen #define EXT_FEATURE_BUS_PCI 0x00 234*f7018c21STomi Valkeinen #define EXT_FEATURE_BUS_VL_STD 0x04 235*f7018c21STomi Valkeinen #define EXT_FEATURE_BUS_VL_LINEAR 0x05 236*f7018c21STomi Valkeinen #define EXT_FEATURE_1682 0x20 /* IGS 1682 compatibility */ 237*f7018c21STomi Valkeinen 238*f7018c21STomi Valkeinen #define EXT_LATCH2 0xb6 239*f7018c21STomi Valkeinen #define EXT_LATCH2_I2C_CLKEN 0x10 240*f7018c21STomi Valkeinen #define EXT_LATCH2_I2C_CLK 0x20 241*f7018c21STomi Valkeinen #define EXT_LATCH2_I2C_DATEN 0x40 242*f7018c21STomi Valkeinen #define EXT_LATCH2_I2C_DAT 0x80 243*f7018c21STomi Valkeinen 244*f7018c21STomi Valkeinen #define EXT_XT_CTL 0xbe 245*f7018c21STomi Valkeinen #define EXT_XT_CAP16 0x04 246*f7018c21STomi Valkeinen #define EXT_XT_LINEARFB 0x08 247*f7018c21STomi Valkeinen #define EXT_XT_PAL 0x10 248*f7018c21STomi Valkeinen 249*f7018c21STomi Valkeinen #define EXT_MEM_START 0xc0 /* ext start address 21 bits */ 250*f7018c21STomi Valkeinen #define HOR_PHASE_SHIFT 0xc2 /* high 3 bits */ 251*f7018c21STomi Valkeinen #define EXT_SRC_WIDTH 0xc3 /* ext offset phase 10 bits */ 252*f7018c21STomi Valkeinen #define EXT_SRC_HEIGHT 0xc4 /* high 6 bits */ 253*f7018c21STomi Valkeinen #define EXT_X_START 0xc5 /* ext->screen, 16 bits */ 254*f7018c21STomi Valkeinen #define EXT_X_END 0xc7 /* ext->screen, 16 bits */ 255*f7018c21STomi Valkeinen #define EXT_Y_START 0xc9 /* ext->screen, 16 bits */ 256*f7018c21STomi Valkeinen #define EXT_Y_END 0xcb /* ext->screen, 16 bits */ 257*f7018c21STomi Valkeinen #define EXT_SRC_WIN_WIDTH 0xcd /* 8 bits */ 258*f7018c21STomi Valkeinen #define EXT_COLOUR_COMPARE 0xce /* 24 bits */ 259*f7018c21STomi Valkeinen #define EXT_DDA_X_INIT 0xd1 /* ext->screen 16 bits */ 260*f7018c21STomi Valkeinen #define EXT_DDA_X_INC 0xd3 /* ext->screen 16 bits */ 261*f7018c21STomi Valkeinen #define EXT_DDA_Y_INIT 0xd5 /* ext->screen 16 bits */ 262*f7018c21STomi Valkeinen #define EXT_DDA_Y_INC 0xd7 /* ext->screen 16 bits */ 263*f7018c21STomi Valkeinen 264*f7018c21STomi Valkeinen #define EXT_VID_FIFO_CTL 0xd9 265*f7018c21STomi Valkeinen 266*f7018c21STomi Valkeinen #define EXT_VID_FMT 0xdb 267*f7018c21STomi Valkeinen #define EXT_VID_FMT_YUV422 0x00 /* formats - does this cause conversion? */ 268*f7018c21STomi Valkeinen #define EXT_VID_FMT_RGB555 0x01 269*f7018c21STomi Valkeinen #define EXT_VID_FMT_RGB565 0x02 270*f7018c21STomi Valkeinen #define EXT_VID_FMT_RGB888_24 0x03 271*f7018c21STomi Valkeinen #define EXT_VID_FMT_RGB888_32 0x04 272*f7018c21STomi Valkeinen #define EXT_VID_FMT_RGB8 0x05 273*f7018c21STomi Valkeinen #define EXT_VID_FMT_RGB4444 0x06 274*f7018c21STomi Valkeinen #define EXT_VID_FMT_RGB8T 0x07 275*f7018c21STomi Valkeinen #define EXT_VID_FMT_DUP_PIX_ZOON 0x08 /* duplicate pixel zoom */ 276*f7018c21STomi Valkeinen #define EXT_VID_FMT_MOD_3RD_PIX 0x20 /* modify 3rd duplicated pixel */ 277*f7018c21STomi Valkeinen #define EXT_VID_FMT_DBL_H_PIX 0x40 /* double horiz pixels */ 278*f7018c21STomi Valkeinen #define EXT_VID_FMT_YUV128 0x80 /* YUV data offset by 128 */ 279*f7018c21STomi Valkeinen 280*f7018c21STomi Valkeinen #define EXT_VID_DISP_CTL1 0xdc 281*f7018c21STomi Valkeinen #define EXT_VID_DISP_CTL1_INTRAM 0x01 /* video pixels go to internal RAM */ 282*f7018c21STomi Valkeinen #define EXT_VID_DISP_CTL1_IGNORE_CCOMP 0x02 /* ignore colour compare registers */ 283*f7018c21STomi Valkeinen #define EXT_VID_DISP_CTL1_NOCLIP 0x04 /* do not clip to 16235,16240 */ 284*f7018c21STomi Valkeinen #define EXT_VID_DISP_CTL1_UV_AVG 0x08 /* U/V data is averaged */ 285*f7018c21STomi Valkeinen #define EXT_VID_DISP_CTL1_Y128 0x10 /* Y data offset by 128 (if YUV128 set) */ 286*f7018c21STomi Valkeinen #define EXT_VID_DISP_CTL1_VINTERPOL_OFF 0x20 /* disable vertical interpolation */ 287*f7018c21STomi Valkeinen #define EXT_VID_DISP_CTL1_FULL_WIN 0x40 /* video out window full */ 288*f7018c21STomi Valkeinen #define EXT_VID_DISP_CTL1_ENABLE_WINDOW 0x80 /* enable video window */ 289*f7018c21STomi Valkeinen 290*f7018c21STomi Valkeinen #define EXT_VID_FIFO_CTL1 0xdd 291*f7018c21STomi Valkeinen #define EXT_VID_FIFO_CTL1_OE_HIGH 0x02 292*f7018c21STomi Valkeinen #define EXT_VID_FIFO_CTL1_INTERLEAVE 0x04 /* enable interleaved memory read */ 293*f7018c21STomi Valkeinen 294*f7018c21STomi Valkeinen #define EXT_ROM_UCB4GH 0xe5 295*f7018c21STomi Valkeinen #define EXT_ROM_UCB4GH_FREEZE 0x02 /* capture frozen */ 296*f7018c21STomi Valkeinen #define EXT_ROM_UCB4GH_ODDFRAME 0x04 /* 1 = odd frame captured */ 297*f7018c21STomi Valkeinen #define EXT_ROM_UCB4GH_1HL 0x08 /* first horizonal line after VGT falling edge */ 298*f7018c21STomi Valkeinen #define EXT_ROM_UCB4GH_ODD 0x10 /* odd frame indicator */ 299*f7018c21STomi Valkeinen #define EXT_ROM_UCB4GH_INTSTAT 0x20 /* video interrupt */ 300*f7018c21STomi Valkeinen 301*f7018c21STomi Valkeinen #define VFAC_CTL1 0xe8 302*f7018c21STomi Valkeinen #define VFAC_CTL1_CAPTURE 0x01 /* capture enable (only when VSYNC high)*/ 303*f7018c21STomi Valkeinen #define VFAC_CTL1_VFAC_ENABLE 0x02 /* vfac enable */ 304*f7018c21STomi Valkeinen #define VFAC_CTL1_FREEZE_CAPTURE 0x04 /* freeze capture */ 305*f7018c21STomi Valkeinen #define VFAC_CTL1_FREEZE_CAPTURE_SYNC 0x08 /* sync freeze capture */ 306*f7018c21STomi Valkeinen #define VFAC_CTL1_VALIDFRAME_SRC 0x10 /* select valid frame source */ 307*f7018c21STomi Valkeinen #define VFAC_CTL1_PHILIPS 0x40 /* select Philips mode */ 308*f7018c21STomi Valkeinen #define VFAC_CTL1_MODVINTERPOLCLK 0x80 /* modify vertical interpolation clocl */ 309*f7018c21STomi Valkeinen 310*f7018c21STomi Valkeinen #define VFAC_CTL2 0xe9 311*f7018c21STomi Valkeinen #define VFAC_CTL2_INVERT_VIDDATAVALID 0x01 /* invert video data valid */ 312*f7018c21STomi Valkeinen #define VFAC_CTL2_INVERT_GRAPHREADY 0x02 /* invert graphic ready output sig */ 313*f7018c21STomi Valkeinen #define VFAC_CTL2_INVERT_DATACLK 0x04 /* invert data clock signal */ 314*f7018c21STomi Valkeinen #define VFAC_CTL2_INVERT_HSYNC 0x08 /* invert hsync input */ 315*f7018c21STomi Valkeinen #define VFAC_CTL2_INVERT_VSYNC 0x10 /* invert vsync input */ 316*f7018c21STomi Valkeinen #define VFAC_CTL2_INVERT_FRAME 0x20 /* invert frame odd/even input */ 317*f7018c21STomi Valkeinen #define VFAC_CTL2_INVERT_BLANK 0x40 /* invert blank output */ 318*f7018c21STomi Valkeinen #define VFAC_CTL2_INVERT_OVSYNC 0x80 /* invert other vsync input */ 319*f7018c21STomi Valkeinen 320*f7018c21STomi Valkeinen #define VFAC_CTL3 0xea 321*f7018c21STomi Valkeinen #define VFAC_CTL3_CAP_LARGE_FIFO 0x01 /* large capture fifo */ 322*f7018c21STomi Valkeinen #define VFAC_CTL3_CAP_INTERLACE 0x02 /* capture odd and even fields */ 323*f7018c21STomi Valkeinen #define VFAC_CTL3_CAP_HOLD_4NS 0x00 /* hold capture data for 4ns */ 324*f7018c21STomi Valkeinen #define VFAC_CTL3_CAP_HOLD_2NS 0x04 /* hold capture data for 2ns */ 325*f7018c21STomi Valkeinen #define VFAC_CTL3_CAP_HOLD_6NS 0x08 /* hold capture data for 6ns */ 326*f7018c21STomi Valkeinen #define VFAC_CTL3_CAP_HOLD_0NS 0x0c /* hold capture data for 0ns */ 327*f7018c21STomi Valkeinen #define VFAC_CTL3_CHROMAKEY 0x20 /* capture data will be chromakeyed */ 328*f7018c21STomi Valkeinen #define VFAC_CTL3_CAP_IRQ 0x40 /* enable capture interrupt */ 329*f7018c21STomi Valkeinen 330*f7018c21STomi Valkeinen #define CAP_MEM_START 0xeb /* 18 bits */ 331*f7018c21STomi Valkeinen #define CAP_MAP_WIDTH 0xed /* high 6 bits */ 332*f7018c21STomi Valkeinen #define CAP_PITCH 0xee /* 8 bits */ 333*f7018c21STomi Valkeinen 334*f7018c21STomi Valkeinen #define CAP_CTL_MISC 0xef 335*f7018c21STomi Valkeinen #define CAP_CTL_MISC_HDIV 0x01 336*f7018c21STomi Valkeinen #define CAP_CTL_MISC_HDIV4 0x02 337*f7018c21STomi Valkeinen #define CAP_CTL_MISC_ODDEVEN 0x04 338*f7018c21STomi Valkeinen #define CAP_CTL_MISC_HSYNCDIV2 0x08 339*f7018c21STomi Valkeinen #define CAP_CTL_MISC_SYNCTZHIGH 0x10 340*f7018c21STomi Valkeinen #define CAP_CTL_MISC_SYNCTZOR 0x20 341*f7018c21STomi Valkeinen #define CAP_CTL_MISC_DISPUSED 0x80 342*f7018c21STomi Valkeinen 343*f7018c21STomi Valkeinen #define REG_BANK 0xfa 344*f7018c21STomi Valkeinen #define REG_BANK_X 0x00 345*f7018c21STomi Valkeinen #define REG_BANK_Y 0x01 346*f7018c21STomi Valkeinen #define REG_BANK_W 0x02 347*f7018c21STomi Valkeinen #define REG_BANK_T 0x03 348*f7018c21STomi Valkeinen #define REG_BANK_J 0x04 349*f7018c21STomi Valkeinen #define REG_BANK_K 0x05 350*f7018c21STomi Valkeinen 351*f7018c21STomi Valkeinen /* 352*f7018c21STomi Valkeinen * Bus-master 353*f7018c21STomi Valkeinen */ 354*f7018c21STomi Valkeinen #define BM_VID_ADDR_LOW 0xbc040 355*f7018c21STomi Valkeinen #define BM_VID_ADDR_HIGH 0xbc044 356*f7018c21STomi Valkeinen #define BM_ADDRESS_LOW 0xbc080 357*f7018c21STomi Valkeinen #define BM_ADDRESS_HIGH 0xbc084 358*f7018c21STomi Valkeinen #define BM_LENGTH 0xbc088 359*f7018c21STomi Valkeinen #define BM_CONTROL 0xbc08c 360*f7018c21STomi Valkeinen #define BM_CONTROL_ENABLE 0x01 /* enable transfer */ 361*f7018c21STomi Valkeinen #define BM_CONTROL_IRQEN 0x02 /* enable IRQ at end of transfer */ 362*f7018c21STomi Valkeinen #define BM_CONTROL_INIT 0x04 /* initialise status & count */ 363*f7018c21STomi Valkeinen #define BM_COUNT 0xbc090 /* read-only */ 364*f7018c21STomi Valkeinen 365*f7018c21STomi Valkeinen /* 366*f7018c21STomi Valkeinen * TV registers 367*f7018c21STomi Valkeinen */ 368*f7018c21STomi Valkeinen #define TV_VBLANK_EVEN_START 0xbe43c 369*f7018c21STomi Valkeinen #define TV_VBLANK_EVEN_END 0xbe440 370*f7018c21STomi Valkeinen #define TV_VBLANK_ODD_START 0xbe444 371*f7018c21STomi Valkeinen #define TV_VBLANK_ODD_END 0xbe448 372*f7018c21STomi Valkeinen #define TV_SYNC_YGAIN 0xbe44c 373*f7018c21STomi Valkeinen #define TV_UV_GAIN 0xbe450 374*f7018c21STomi Valkeinen #define TV_PED_UVDET 0xbe454 375*f7018c21STomi Valkeinen #define TV_UV_BURST_AMP 0xbe458 376*f7018c21STomi Valkeinen #define TV_HSYNC_START 0xbe45c 377*f7018c21STomi Valkeinen #define TV_HSYNC_END 0xbe460 378*f7018c21STomi Valkeinen #define TV_Y_DELAY1 0xbe464 379*f7018c21STomi Valkeinen #define TV_Y_DELAY2 0xbe468 380*f7018c21STomi Valkeinen #define TV_UV_DELAY1 0xbe46c 381*f7018c21STomi Valkeinen #define TV_BURST_START 0xbe470 382*f7018c21STomi Valkeinen #define TV_BURST_END 0xbe474 383*f7018c21STomi Valkeinen #define TV_HBLANK_START 0xbe478 384*f7018c21STomi Valkeinen #define TV_HBLANK_END 0xbe47c 385*f7018c21STomi Valkeinen #define TV_PED_EVEN_START 0xbe480 386*f7018c21STomi Valkeinen #define TV_PED_EVEN_END 0xbe484 387*f7018c21STomi Valkeinen #define TV_PED_ODD_START 0xbe488 388*f7018c21STomi Valkeinen #define TV_PED_ODD_END 0xbe48c 389*f7018c21STomi Valkeinen #define TV_VSYNC_EVEN_START 0xbe490 390*f7018c21STomi Valkeinen #define TV_VSYNC_EVEN_END 0xbe494 391*f7018c21STomi Valkeinen #define TV_VSYNC_ODD_START 0xbe498 392*f7018c21STomi Valkeinen #define TV_VSYNC_ODD_END 0xbe49c 393*f7018c21STomi Valkeinen #define TV_SCFL 0xbe4a0 394*f7018c21STomi Valkeinen #define TV_SCFH 0xbe4a4 395*f7018c21STomi Valkeinen #define TV_SCP 0xbe4a8 396*f7018c21STomi Valkeinen #define TV_DELAYBYPASS 0xbe4b4 397*f7018c21STomi Valkeinen #define TV_EQL_END 0xbe4bc 398*f7018c21STomi Valkeinen #define TV_SERR_START 0xbe4c0 399*f7018c21STomi Valkeinen #define TV_SERR_END 0xbe4c4 400*f7018c21STomi Valkeinen #define TV_CTL 0xbe4dc /* reflects a previous register- MVFCLR, MVPCLR etc P241*/ 401*f7018c21STomi Valkeinen #define TV_VSYNC_VGA_HS 0xbe4e8 402*f7018c21STomi Valkeinen #define TV_FLICK_XMIN 0xbe514 403*f7018c21STomi Valkeinen #define TV_FLICK_XMAX 0xbe518 404*f7018c21STomi Valkeinen #define TV_FLICK_YMIN 0xbe51c 405*f7018c21STomi Valkeinen #define TV_FLICK_YMAX 0xbe520 406*f7018c21STomi Valkeinen 407*f7018c21STomi Valkeinen /* 408*f7018c21STomi Valkeinen * Graphics Co-processor 409*f7018c21STomi Valkeinen */ 410*f7018c21STomi Valkeinen #define CO_REG_CONTROL 0xbf011 411*f7018c21STomi Valkeinen #define CO_CTRL_BUSY 0x80 412*f7018c21STomi Valkeinen #define CO_CTRL_CMDFULL 0x04 413*f7018c21STomi Valkeinen #define CO_CTRL_FIFOEMPTY 0x02 414*f7018c21STomi Valkeinen #define CO_CTRL_READY 0x01 415*f7018c21STomi Valkeinen 416*f7018c21STomi Valkeinen #define CO_REG_SRC_WIDTH 0xbf018 417*f7018c21STomi Valkeinen #define CO_REG_PIXFMT 0xbf01c 418*f7018c21STomi Valkeinen #define CO_PIXFMT_32BPP 0x03 419*f7018c21STomi Valkeinen #define CO_PIXFMT_24BPP 0x02 420*f7018c21STomi Valkeinen #define CO_PIXFMT_16BPP 0x01 421*f7018c21STomi Valkeinen #define CO_PIXFMT_8BPP 0x00 422*f7018c21STomi Valkeinen 423*f7018c21STomi Valkeinen #define CO_REG_FGMIX 0xbf048 424*f7018c21STomi Valkeinen #define CO_FG_MIX_ZERO 0x00 425*f7018c21STomi Valkeinen #define CO_FG_MIX_SRC_AND_DST 0x01 426*f7018c21STomi Valkeinen #define CO_FG_MIX_SRC_AND_NDST 0x02 427*f7018c21STomi Valkeinen #define CO_FG_MIX_SRC 0x03 428*f7018c21STomi Valkeinen #define CO_FG_MIX_NSRC_AND_DST 0x04 429*f7018c21STomi Valkeinen #define CO_FG_MIX_DST 0x05 430*f7018c21STomi Valkeinen #define CO_FG_MIX_SRC_XOR_DST 0x06 431*f7018c21STomi Valkeinen #define CO_FG_MIX_SRC_OR_DST 0x07 432*f7018c21STomi Valkeinen #define CO_FG_MIX_NSRC_AND_NDST 0x08 433*f7018c21STomi Valkeinen #define CO_FG_MIX_SRC_XOR_NDST 0x09 434*f7018c21STomi Valkeinen #define CO_FG_MIX_NDST 0x0a 435*f7018c21STomi Valkeinen #define CO_FG_MIX_SRC_OR_NDST 0x0b 436*f7018c21STomi Valkeinen #define CO_FG_MIX_NSRC 0x0c 437*f7018c21STomi Valkeinen #define CO_FG_MIX_NSRC_OR_DST 0x0d 438*f7018c21STomi Valkeinen #define CO_FG_MIX_NSRC_OR_NDST 0x0e 439*f7018c21STomi Valkeinen #define CO_FG_MIX_ONES 0x0f 440*f7018c21STomi Valkeinen 441*f7018c21STomi Valkeinen #define CO_REG_FGCOLOUR 0xbf058 442*f7018c21STomi Valkeinen #define CO_REG_BGCOLOUR 0xbf05c 443*f7018c21STomi Valkeinen #define CO_REG_PIXWIDTH 0xbf060 444*f7018c21STomi Valkeinen #define CO_REG_PIXHEIGHT 0xbf062 445*f7018c21STomi Valkeinen #define CO_REG_X_PHASE 0xbf078 446*f7018c21STomi Valkeinen #define CO_REG_CMD_L 0xbf07c 447*f7018c21STomi Valkeinen #define CO_CMD_L_PATTERN_FGCOL 0x8000 448*f7018c21STomi Valkeinen #define CO_CMD_L_INC_LEFT 0x0004 449*f7018c21STomi Valkeinen #define CO_CMD_L_INC_UP 0x0002 450*f7018c21STomi Valkeinen 451*f7018c21STomi Valkeinen #define CO_REG_CMD_H 0xbf07e 452*f7018c21STomi Valkeinen #define CO_CMD_H_BGSRCMAP 0x8000 /* otherwise bg colour */ 453*f7018c21STomi Valkeinen #define CO_CMD_H_FGSRCMAP 0x2000 /* otherwise fg colour */ 454*f7018c21STomi Valkeinen #define CO_CMD_H_BLITTER 0x0800 455*f7018c21STomi Valkeinen 456*f7018c21STomi Valkeinen #define CO_REG_SRC1_PTR 0xbf170 457*f7018c21STomi Valkeinen #define CO_REG_SRC2_PTR 0xbf174 458*f7018c21STomi Valkeinen #define CO_REG_DEST_PTR 0xbf178 459*f7018c21STomi Valkeinen #define CO_REG_DEST_WIDTH 0xbf218 460*f7018c21STomi Valkeinen 461*f7018c21STomi Valkeinen /* 462*f7018c21STomi Valkeinen * Private structure 463*f7018c21STomi Valkeinen */ 464*f7018c21STomi Valkeinen struct cfb_info; 465*f7018c21STomi Valkeinen 466*f7018c21STomi Valkeinen struct cyberpro_info { 467*f7018c21STomi Valkeinen struct device *dev; 468*f7018c21STomi Valkeinen struct i2c_adapter *i2c; 469*f7018c21STomi Valkeinen unsigned char __iomem *regs; 470*f7018c21STomi Valkeinen char __iomem *fb; 471*f7018c21STomi Valkeinen char dev_name[32]; 472*f7018c21STomi Valkeinen unsigned int fb_size; 473*f7018c21STomi Valkeinen unsigned int chip_id; 474*f7018c21STomi Valkeinen unsigned int irq; 475*f7018c21STomi Valkeinen 476*f7018c21STomi Valkeinen /* 477*f7018c21STomi Valkeinen * The following is a pointer to be passed into the 478*f7018c21STomi Valkeinen * functions below. The modules outside the main 479*f7018c21STomi Valkeinen * cyber2000fb.c driver have no knowledge as to what 480*f7018c21STomi Valkeinen * is within this structure. 481*f7018c21STomi Valkeinen */ 482*f7018c21STomi Valkeinen struct cfb_info *info; 483*f7018c21STomi Valkeinen }; 484*f7018c21STomi Valkeinen 485*f7018c21STomi Valkeinen #define ID_IGA_1682 0 486*f7018c21STomi Valkeinen #define ID_CYBERPRO_2000 1 487*f7018c21STomi Valkeinen #define ID_CYBERPRO_2010 2 488*f7018c21STomi Valkeinen #define ID_CYBERPRO_5000 3 489*f7018c21STomi Valkeinen 490*f7018c21STomi Valkeinen /* 491*f7018c21STomi Valkeinen * Note! Writing to the Cyber20x0 registers from an interrupt 492*f7018c21STomi Valkeinen * routine is definitely a bad idea atm. 493*f7018c21STomi Valkeinen */ 494*f7018c21STomi Valkeinen int cyber2000fb_attach(struct cyberpro_info *info, int idx); 495*f7018c21STomi Valkeinen void cyber2000fb_detach(int idx); 496*f7018c21STomi Valkeinen void cyber2000fb_enable_extregs(struct cfb_info *cfb); 497*f7018c21STomi Valkeinen void cyber2000fb_disable_extregs(struct cfb_info *cfb); 498