xref: /linux/drivers/pinctrl/freescale/pinctrl-imx6dl.c (revision 8626ada871f123390b39910d47de84ab3cf67443)
1edad3b2aSLinus Walleij /*
2edad3b2aSLinus Walleij  * Copyright (C) 2013 Freescale Semiconductor, Inc.
3edad3b2aSLinus Walleij  *
4edad3b2aSLinus Walleij  * This program is free software; you can redistribute it and/or modify
5edad3b2aSLinus Walleij  * it under the terms of the GNU General Public License version 2 as
6edad3b2aSLinus Walleij  * published by the Free Software Foundation.
7edad3b2aSLinus Walleij  */
8edad3b2aSLinus Walleij 
9edad3b2aSLinus Walleij #include <linux/err.h>
10edad3b2aSLinus Walleij #include <linux/init.h>
11edad3b2aSLinus Walleij #include <linux/io.h>
12edad3b2aSLinus Walleij #include <linux/module.h>
13edad3b2aSLinus Walleij #include <linux/of.h>
14edad3b2aSLinus Walleij #include <linux/of_device.h>
15edad3b2aSLinus Walleij #include <linux/pinctrl/pinctrl.h>
16edad3b2aSLinus Walleij 
17edad3b2aSLinus Walleij #include "pinctrl-imx.h"
18edad3b2aSLinus Walleij 
19edad3b2aSLinus Walleij enum imx6dl_pads {
20edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE0 = 0,
21edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE1 = 1,
22edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE2 = 2,
23edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE3 = 3,
24edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE4 = 4,
25edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE5 = 5,
26edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE6 = 6,
27edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE7 = 7,
28edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE8 = 8,
29edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE9 = 9,
30edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE10 = 10,
31edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE11 = 11,
32edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE12 = 12,
33edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE13 = 13,
34edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE14 = 14,
35edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE15 = 15,
36edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE16 = 16,
37edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE17 = 17,
38edad3b2aSLinus Walleij 	MX6DL_PAD_RESERVE18 = 18,
39edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT10 = 19,
40edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT11 = 20,
41edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT12 = 21,
42edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT13 = 22,
43edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT14 = 23,
44edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT15 = 24,
45edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT16 = 25,
46edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT17 = 26,
47edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT18 = 27,
48edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT19 = 28,
49edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT4 = 29,
50edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT5 = 30,
51edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT6 = 31,
52edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT7 = 32,
53edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT8 = 33,
54edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DAT9 = 34,
55edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_DATA_EN = 35,
56edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_MCLK = 36,
57edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_PIXCLK = 37,
58edad3b2aSLinus Walleij 	MX6DL_PAD_CSI0_VSYNC = 38,
59edad3b2aSLinus Walleij 	MX6DL_PAD_DI0_DISP_CLK = 39,
60edad3b2aSLinus Walleij 	MX6DL_PAD_DI0_PIN15 = 40,
61edad3b2aSLinus Walleij 	MX6DL_PAD_DI0_PIN2 = 41,
62edad3b2aSLinus Walleij 	MX6DL_PAD_DI0_PIN3 = 42,
63edad3b2aSLinus Walleij 	MX6DL_PAD_DI0_PIN4 = 43,
64edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT0 = 44,
65edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT1 = 45,
66edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT10 = 46,
67edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT11 = 47,
68edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT12 = 48,
69edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT13 = 49,
70edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT14 = 50,
71edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT15 = 51,
72edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT16 = 52,
73edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT17 = 53,
74edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT18 = 54,
75edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT19 = 55,
76edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT2 = 56,
77edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT20 = 57,
78edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT21 = 58,
79edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT22 = 59,
80edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT23 = 60,
81edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT3 = 61,
82edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT4 = 62,
83edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT5 = 63,
84edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT6 = 64,
85edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT7 = 65,
86edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT8 = 66,
87edad3b2aSLinus Walleij 	MX6DL_PAD_DISP0_DAT9 = 67,
88edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_A16 = 68,
89edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_A17 = 69,
90edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_A18 = 70,
91edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_A19 = 71,
92edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_A20 = 72,
93edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_A21 = 73,
94edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_A22 = 74,
95edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_A23 = 75,
96edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_A24 = 76,
97edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_A25 = 77,
98edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_BCLK = 78,
99edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_CS0 = 79,
100edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_CS1 = 80,
101edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D16 = 81,
102edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D17 = 82,
103edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D18 = 83,
104edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D19 = 84,
105edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D20 = 85,
106edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D21 = 86,
107edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D22 = 87,
108edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D23 = 88,
109edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D24 = 89,
110edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D25 = 90,
111edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D26 = 91,
112edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D27 = 92,
113edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D28 = 93,
114edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D29 = 94,
115edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D30 = 95,
116edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_D31 = 96,
117edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA0 = 97,
118edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA1 = 98,
119edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA10 = 99,
120edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA11 = 100,
121edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA12 = 101,
122edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA13 = 102,
123edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA14 = 103,
124edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA15 = 104,
125edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA2 = 105,
126edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA3 = 106,
127edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA4 = 107,
128edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA5 = 108,
129edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA6 = 109,
130edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA7 = 110,
131edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA8 = 111,
132edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_DA9 = 112,
133edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_EB0 = 113,
134edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_EB1 = 114,
135edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_EB2 = 115,
136edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_EB3 = 116,
137edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_LBA = 117,
138edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_OE = 118,
139edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_RW = 119,
140edad3b2aSLinus Walleij 	MX6DL_PAD_EIM_WAIT = 120,
141edad3b2aSLinus Walleij 	MX6DL_PAD_ENET_CRS_DV = 121,
142edad3b2aSLinus Walleij 	MX6DL_PAD_ENET_MDC = 122,
143edad3b2aSLinus Walleij 	MX6DL_PAD_ENET_MDIO = 123,
144edad3b2aSLinus Walleij 	MX6DL_PAD_ENET_REF_CLK = 124,
145edad3b2aSLinus Walleij 	MX6DL_PAD_ENET_RX_ER = 125,
146edad3b2aSLinus Walleij 	MX6DL_PAD_ENET_RXD0 = 126,
147edad3b2aSLinus Walleij 	MX6DL_PAD_ENET_RXD1 = 127,
148edad3b2aSLinus Walleij 	MX6DL_PAD_ENET_TX_EN = 128,
149edad3b2aSLinus Walleij 	MX6DL_PAD_ENET_TXD0 = 129,
150edad3b2aSLinus Walleij 	MX6DL_PAD_ENET_TXD1 = 130,
151edad3b2aSLinus Walleij 	MX6DL_PAD_GPIO_0 = 131,
152edad3b2aSLinus Walleij 	MX6DL_PAD_GPIO_1 = 132,
153edad3b2aSLinus Walleij 	MX6DL_PAD_GPIO_16 = 133,
154edad3b2aSLinus Walleij 	MX6DL_PAD_GPIO_17 = 134,
155edad3b2aSLinus Walleij 	MX6DL_PAD_GPIO_18 = 135,
156edad3b2aSLinus Walleij 	MX6DL_PAD_GPIO_19 = 136,
157edad3b2aSLinus Walleij 	MX6DL_PAD_GPIO_2 = 137,
158edad3b2aSLinus Walleij 	MX6DL_PAD_GPIO_3 = 138,
159edad3b2aSLinus Walleij 	MX6DL_PAD_GPIO_4 = 139,
160edad3b2aSLinus Walleij 	MX6DL_PAD_GPIO_5 = 140,
161edad3b2aSLinus Walleij 	MX6DL_PAD_GPIO_6 = 141,
162edad3b2aSLinus Walleij 	MX6DL_PAD_GPIO_7 = 142,
163edad3b2aSLinus Walleij 	MX6DL_PAD_GPIO_8 = 143,
164edad3b2aSLinus Walleij 	MX6DL_PAD_GPIO_9 = 144,
165edad3b2aSLinus Walleij 	MX6DL_PAD_KEY_COL0 = 145,
166edad3b2aSLinus Walleij 	MX6DL_PAD_KEY_COL1 = 146,
167edad3b2aSLinus Walleij 	MX6DL_PAD_KEY_COL2 = 147,
168edad3b2aSLinus Walleij 	MX6DL_PAD_KEY_COL3 = 148,
169edad3b2aSLinus Walleij 	MX6DL_PAD_KEY_COL4 = 149,
170edad3b2aSLinus Walleij 	MX6DL_PAD_KEY_ROW0 = 150,
171edad3b2aSLinus Walleij 	MX6DL_PAD_KEY_ROW1 = 151,
172edad3b2aSLinus Walleij 	MX6DL_PAD_KEY_ROW2 = 152,
173edad3b2aSLinus Walleij 	MX6DL_PAD_KEY_ROW3 = 153,
174edad3b2aSLinus Walleij 	MX6DL_PAD_KEY_ROW4 = 154,
175edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_ALE = 155,
176edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_CLE = 156,
177edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_CS0 = 157,
178edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_CS1 = 158,
179edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_CS2 = 159,
180edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_CS3 = 160,
181edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_D0 = 161,
182edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_D1 = 162,
183edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_D2 = 163,
184edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_D3 = 164,
185edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_D4 = 165,
186edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_D5 = 166,
187edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_D6 = 167,
188edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_D7 = 168,
189edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_RB0 = 169,
190edad3b2aSLinus Walleij 	MX6DL_PAD_NANDF_WP_B = 170,
191edad3b2aSLinus Walleij 	MX6DL_PAD_RGMII_RD0 = 171,
192edad3b2aSLinus Walleij 	MX6DL_PAD_RGMII_RD1 = 172,
193edad3b2aSLinus Walleij 	MX6DL_PAD_RGMII_RD2 = 173,
194edad3b2aSLinus Walleij 	MX6DL_PAD_RGMII_RD3 = 174,
195edad3b2aSLinus Walleij 	MX6DL_PAD_RGMII_RX_CTL = 175,
196edad3b2aSLinus Walleij 	MX6DL_PAD_RGMII_RXC = 176,
197edad3b2aSLinus Walleij 	MX6DL_PAD_RGMII_TD0 = 177,
198edad3b2aSLinus Walleij 	MX6DL_PAD_RGMII_TD1 = 178,
199edad3b2aSLinus Walleij 	MX6DL_PAD_RGMII_TD2 = 179,
200edad3b2aSLinus Walleij 	MX6DL_PAD_RGMII_TD3 = 180,
201edad3b2aSLinus Walleij 	MX6DL_PAD_RGMII_TX_CTL = 181,
202edad3b2aSLinus Walleij 	MX6DL_PAD_RGMII_TXC = 182,
203edad3b2aSLinus Walleij 	MX6DL_PAD_SD1_CLK = 183,
204edad3b2aSLinus Walleij 	MX6DL_PAD_SD1_CMD = 184,
205edad3b2aSLinus Walleij 	MX6DL_PAD_SD1_DAT0 = 185,
206edad3b2aSLinus Walleij 	MX6DL_PAD_SD1_DAT1 = 186,
207edad3b2aSLinus Walleij 	MX6DL_PAD_SD1_DAT2 = 187,
208edad3b2aSLinus Walleij 	MX6DL_PAD_SD1_DAT3 = 188,
209edad3b2aSLinus Walleij 	MX6DL_PAD_SD2_CLK = 189,
210edad3b2aSLinus Walleij 	MX6DL_PAD_SD2_CMD = 190,
211edad3b2aSLinus Walleij 	MX6DL_PAD_SD2_DAT0 = 191,
212edad3b2aSLinus Walleij 	MX6DL_PAD_SD2_DAT1 = 192,
213edad3b2aSLinus Walleij 	MX6DL_PAD_SD2_DAT2 = 193,
214edad3b2aSLinus Walleij 	MX6DL_PAD_SD2_DAT3 = 194,
215edad3b2aSLinus Walleij 	MX6DL_PAD_SD3_CLK = 195,
216edad3b2aSLinus Walleij 	MX6DL_PAD_SD3_CMD = 196,
217edad3b2aSLinus Walleij 	MX6DL_PAD_SD3_DAT0 = 197,
218edad3b2aSLinus Walleij 	MX6DL_PAD_SD3_DAT1 = 198,
219edad3b2aSLinus Walleij 	MX6DL_PAD_SD3_DAT2 = 199,
220edad3b2aSLinus Walleij 	MX6DL_PAD_SD3_DAT3 = 200,
221edad3b2aSLinus Walleij 	MX6DL_PAD_SD3_DAT4 = 201,
222edad3b2aSLinus Walleij 	MX6DL_PAD_SD3_DAT5 = 202,
223edad3b2aSLinus Walleij 	MX6DL_PAD_SD3_DAT6 = 203,
224edad3b2aSLinus Walleij 	MX6DL_PAD_SD3_DAT7 = 204,
225edad3b2aSLinus Walleij 	MX6DL_PAD_SD3_RST = 205,
226edad3b2aSLinus Walleij 	MX6DL_PAD_SD4_CLK = 206,
227edad3b2aSLinus Walleij 	MX6DL_PAD_SD4_CMD = 207,
228edad3b2aSLinus Walleij 	MX6DL_PAD_SD4_DAT0 = 208,
229edad3b2aSLinus Walleij 	MX6DL_PAD_SD4_DAT1 = 209,
230edad3b2aSLinus Walleij 	MX6DL_PAD_SD4_DAT2 = 210,
231edad3b2aSLinus Walleij 	MX6DL_PAD_SD4_DAT3 = 211,
232edad3b2aSLinus Walleij 	MX6DL_PAD_SD4_DAT4 = 212,
233edad3b2aSLinus Walleij 	MX6DL_PAD_SD4_DAT5 = 213,
234edad3b2aSLinus Walleij 	MX6DL_PAD_SD4_DAT6 = 214,
235edad3b2aSLinus Walleij 	MX6DL_PAD_SD4_DAT7 = 215,
236edad3b2aSLinus Walleij };
237edad3b2aSLinus Walleij 
238edad3b2aSLinus Walleij /* Pad names for the pinmux subsystem */
239edad3b2aSLinus Walleij static const struct pinctrl_pin_desc imx6dl_pinctrl_pads[] = {
240edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE0),
241edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE1),
242edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE2),
243edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE3),
244edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE4),
245edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE5),
246edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE6),
247edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE7),
248edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE8),
249edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE9),
250edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE10),
251edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE11),
252edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE12),
253edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE13),
254edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE14),
255edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE15),
256edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE16),
257edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE17),
258edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RESERVE18),
259edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT10),
260edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT11),
261edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT12),
262edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT13),
263edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT14),
264edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT15),
265edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT16),
266edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT17),
267edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT18),
268edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT19),
269edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT4),
270edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT5),
271edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT6),
272edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT7),
273edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT8),
274edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DAT9),
275edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_DATA_EN),
276edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_MCLK),
277edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_PIXCLK),
278edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_CSI0_VSYNC),
279edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DI0_DISP_CLK),
280edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DI0_PIN15),
281edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DI0_PIN2),
282edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DI0_PIN3),
283edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DI0_PIN4),
284edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT0),
285edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT1),
286edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT10),
287edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT11),
288edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT12),
289edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT13),
290edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT14),
291edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT15),
292edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT16),
293edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT17),
294edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT18),
295edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT19),
296edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT2),
297edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT20),
298edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT21),
299edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT22),
300edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT23),
301edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT3),
302edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT4),
303edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT5),
304edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT6),
305edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT7),
306edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT8),
307edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_DISP0_DAT9),
308edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_A16),
309edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_A17),
310edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_A18),
311edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_A19),
312edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_A20),
313edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_A21),
314edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_A22),
315edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_A23),
316edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_A24),
317edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_A25),
318edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_BCLK),
319edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_CS0),
320edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_CS1),
321edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D16),
322edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D17),
323edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D18),
324edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D19),
325edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D20),
326edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D21),
327edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D22),
328edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D23),
329edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D24),
330edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D25),
331edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D26),
332edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D27),
333edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D28),
334edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D29),
335edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D30),
336edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_D31),
337edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA0),
338edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA1),
339edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA10),
340edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA11),
341edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA12),
342edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA13),
343edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA14),
344edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA15),
345edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA2),
346edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA3),
347edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA4),
348edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA5),
349edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA6),
350edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA7),
351edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA8),
352edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_DA9),
353edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_EB0),
354edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_EB1),
355edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_EB2),
356edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_EB3),
357edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_LBA),
358edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_OE),
359edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_RW),
360edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_EIM_WAIT),
361edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_ENET_CRS_DV),
362edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_ENET_MDC),
363edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_ENET_MDIO),
364edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_ENET_REF_CLK),
365edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_ENET_RX_ER),
366edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_ENET_RXD0),
367edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_ENET_RXD1),
368edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_ENET_TX_EN),
369edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_ENET_TXD0),
370edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_ENET_TXD1),
371edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_GPIO_0),
372edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_GPIO_1),
373edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_GPIO_16),
374edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_GPIO_17),
375edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_GPIO_18),
376edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_GPIO_19),
377edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_GPIO_2),
378edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_GPIO_3),
379edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_GPIO_4),
380edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_GPIO_5),
381edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_GPIO_6),
382edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_GPIO_7),
383edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_GPIO_8),
384edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_GPIO_9),
385edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_KEY_COL0),
386edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_KEY_COL1),
387edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_KEY_COL2),
388edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_KEY_COL3),
389edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_KEY_COL4),
390edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_KEY_ROW0),
391edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_KEY_ROW1),
392edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_KEY_ROW2),
393edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_KEY_ROW3),
394edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_KEY_ROW4),
395edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_ALE),
396edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_CLE),
397edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_CS0),
398edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_CS1),
399edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_CS2),
400edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_CS3),
401edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_D0),
402edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_D1),
403edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_D2),
404edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_D3),
405edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_D4),
406edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_D5),
407edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_D6),
408edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_D7),
409edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_RB0),
410edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_NANDF_WP_B),
411edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RGMII_RD0),
412edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RGMII_RD1),
413edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RGMII_RD2),
414edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RGMII_RD3),
415edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RGMII_RX_CTL),
416edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RGMII_RXC),
417edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RGMII_TD0),
418edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RGMII_TD1),
419edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RGMII_TD2),
420edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RGMII_TD3),
421edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RGMII_TX_CTL),
422edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_RGMII_TXC),
423edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD1_CLK),
424edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD1_CMD),
425edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD1_DAT0),
426edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD1_DAT1),
427edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD1_DAT2),
428edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD1_DAT3),
429edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD2_CLK),
430edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD2_CMD),
431edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD2_DAT0),
432edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD2_DAT1),
433edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD2_DAT2),
434edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD2_DAT3),
435edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD3_CLK),
436edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD3_CMD),
437edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD3_DAT0),
438edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD3_DAT1),
439edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD3_DAT2),
440edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD3_DAT3),
441edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD3_DAT4),
442edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD3_DAT5),
443edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD3_DAT6),
444edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD3_DAT7),
445edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD3_RST),
446edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD4_CLK),
447edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD4_CMD),
448edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD4_DAT0),
449edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD4_DAT1),
450edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD4_DAT2),
451edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD4_DAT3),
452edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD4_DAT4),
453edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD4_DAT5),
454edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD4_DAT6),
455edad3b2aSLinus Walleij 	IMX_PINCTRL_PIN(MX6DL_PAD_SD4_DAT7),
456edad3b2aSLinus Walleij };
457edad3b2aSLinus Walleij 
458edad3b2aSLinus Walleij static struct imx_pinctrl_soc_info imx6dl_pinctrl_info = {
459edad3b2aSLinus Walleij 	.pins = imx6dl_pinctrl_pads,
460edad3b2aSLinus Walleij 	.npins = ARRAY_SIZE(imx6dl_pinctrl_pads),
461*8626ada8SPhilipp Zabel 	.gpr_compatible = "fsl,imx6q-iomuxc-gpr",
462edad3b2aSLinus Walleij };
463edad3b2aSLinus Walleij 
464edad3b2aSLinus Walleij static const struct of_device_id imx6dl_pinctrl_of_match[] = {
465edad3b2aSLinus Walleij 	{ .compatible = "fsl,imx6dl-iomuxc", },
466edad3b2aSLinus Walleij 	{ /* sentinel */ }
467edad3b2aSLinus Walleij };
468edad3b2aSLinus Walleij 
469edad3b2aSLinus Walleij static int imx6dl_pinctrl_probe(struct platform_device *pdev)
470edad3b2aSLinus Walleij {
471edad3b2aSLinus Walleij 	return imx_pinctrl_probe(pdev, &imx6dl_pinctrl_info);
472edad3b2aSLinus Walleij }
473edad3b2aSLinus Walleij 
474edad3b2aSLinus Walleij static struct platform_driver imx6dl_pinctrl_driver = {
475edad3b2aSLinus Walleij 	.driver = {
476edad3b2aSLinus Walleij 		.name = "imx6dl-pinctrl",
477edad3b2aSLinus Walleij 		.of_match_table = imx6dl_pinctrl_of_match,
478edad3b2aSLinus Walleij 	},
479edad3b2aSLinus Walleij 	.probe = imx6dl_pinctrl_probe,
480edad3b2aSLinus Walleij 	.remove = imx_pinctrl_remove,
481edad3b2aSLinus Walleij };
482edad3b2aSLinus Walleij 
483edad3b2aSLinus Walleij static int __init imx6dl_pinctrl_init(void)
484edad3b2aSLinus Walleij {
485edad3b2aSLinus Walleij 	return platform_driver_register(&imx6dl_pinctrl_driver);
486edad3b2aSLinus Walleij }
487edad3b2aSLinus Walleij arch_initcall(imx6dl_pinctrl_init);
488edad3b2aSLinus Walleij 
489edad3b2aSLinus Walleij static void __exit imx6dl_pinctrl_exit(void)
490edad3b2aSLinus Walleij {
491edad3b2aSLinus Walleij 	platform_driver_unregister(&imx6dl_pinctrl_driver);
492edad3b2aSLinus Walleij }
493edad3b2aSLinus Walleij module_exit(imx6dl_pinctrl_exit);
494edad3b2aSLinus Walleij 
495edad3b2aSLinus Walleij MODULE_AUTHOR("Shawn Guo <shawn.guo@linaro.org>");
496edad3b2aSLinus Walleij MODULE_DESCRIPTION("Freescale imx6dl pinctrl driver");
497edad3b2aSLinus Walleij MODULE_LICENSE("GPL v2");
498