1baf172ccSAbel Vesa /* SPDX-License-Identifier: GPL-2.0 */ 2baf172ccSAbel Vesa /* 3baf172ccSAbel Vesa * Copyright (c) 2023, Linaro Limited 4baf172ccSAbel Vesa */ 5baf172ccSAbel Vesa 6baf172ccSAbel Vesa #ifndef QCOM_PHY_QMP_PCS_PCIE_V6_20_H_ 7baf172ccSAbel Vesa #define QCOM_PHY_QMP_PCS_PCIE_V6_20_H_ 8baf172ccSAbel Vesa 9baf172ccSAbel Vesa /* Only for QMP V6_20 PHY - PCIE have different offsets than V5 */ 10baf172ccSAbel Vesa #define QPHY_PCIE_V6_20_PCS_POWER_STATE_CONFIG2 0x00c 11baf172ccSAbel Vesa #define QPHY_PCIE_V6_20_PCS_TX_RX_CONFIG 0x018 12baf172ccSAbel Vesa #define QPHY_PCIE_V6_20_PCS_ENDPOINT_REFCLK_DRIVE 0x01c 13baf172ccSAbel Vesa #define QPHY_PCIE_V6_20_PCS_OSC_DTCT_ATCIONS 0x090 14baf172ccSAbel Vesa #define QPHY_PCIE_V6_20_PCS_EQ_CONFIG1 0x0a0 15*06e34728SCan Guo #define QPHY_PCIE_V6_20_PCS_G3_RXEQEVAL_TIME 0x0f0 16*06e34728SCan Guo #define QPHY_PCIE_V6_20_PCS_G4_RXEQEVAL_TIME 0x0f4 17baf172ccSAbel Vesa #define QPHY_PCIE_V6_20_PCS_EQ_CONFIG5 0x108 18baf172ccSAbel Vesa #define QPHY_PCIE_V6_20_PCS_G4_PRE_GAIN 0x15c 19baf172ccSAbel Vesa #define QPHY_PCIE_V6_20_PCS_RX_MARGINING_CONFIG1 0x17c 20baf172ccSAbel Vesa #define QPHY_PCIE_V6_20_PCS_RX_MARGINING_CONFIG3 0x184 21baf172ccSAbel Vesa #define QPHY_PCIE_V6_20_PCS_RX_MARGINING_CONFIG5 0x18c 22baf172ccSAbel Vesa #define QPHY_PCIE_V6_20_PCS_G3_FOM_EQ_CONFIG5 0x1ac 23baf172ccSAbel Vesa #define QPHY_PCIE_V6_20_PCS_G4_FOM_EQ_CONFIG5 0x1c0 24baf172ccSAbel Vesa 25baf172ccSAbel Vesa #endif 26