1354fc6c5SAbel Vesa /* SPDX-License-Identifier: GPL-2.0 */ 2354fc6c5SAbel Vesa /* 3354fc6c5SAbel Vesa * Copyright (c) 2023, Linaro Limited 4354fc6c5SAbel Vesa */ 5354fc6c5SAbel Vesa 6354fc6c5SAbel Vesa #ifndef QCOM_PHY_QMP_PCS_PCIE_V6_H_ 7354fc6c5SAbel Vesa #define QCOM_PHY_QMP_PCS_PCIE_V6_H_ 8354fc6c5SAbel Vesa 9354fc6c5SAbel Vesa /* Only for QMP V6 PHY - PCIE have different offsets than V5 */ 1080082fc8SQiang Yu #define QPHY_PCIE_V6_PCS_PCIE_EQ_CONFIG1 0xa4 1180082fc8SQiang Yu #define QPHY_PCIE_V6_PCS_PCIE_RXEQEVAL_TIME 0xf4 12354fc6c5SAbel Vesa #define QPHY_PCIE_V6_PCS_PCIE_POWER_STATE_CONFIG2 0x0c 13354fc6c5SAbel Vesa #define QPHY_PCIE_V6_PCS_PCIE_POWER_STATE_CONFIG4 0x14 14354fc6c5SAbel Vesa #define QPHY_PCIE_V6_PCS_PCIE_ENDPOINT_REFCLK_DRIVE 0x20 15354fc6c5SAbel Vesa #define QPHY_PCIE_V6_PCS_PCIE_OSC_DTCT_ACTIONS 0x94 16354fc6c5SAbel Vesa 17*8114f34dSDmitry Baryshkov #define QPHY_PCIE_V6_PCS_LANE1_INSIG_SW_CTRL2 0x024 18*8114f34dSDmitry Baryshkov #define QPHY_PCIE_V6_PCS_LANE1_INSIG_MX_CTRL2 0x028 19*8114f34dSDmitry Baryshkov 20354fc6c5SAbel Vesa #endif 21