1*a977ee94SThippeswamy Havalige /* SPDX-License-Identifier: GPL-2.0 */ 2*a977ee94SThippeswamy Havalige /* 3*a977ee94SThippeswamy Havalige * (C) Copyright 2023, Xilinx, Inc. 4*a977ee94SThippeswamy Havalige */ 5*a977ee94SThippeswamy Havalige 6*a977ee94SThippeswamy Havalige #include <linux/pci.h> 7*a977ee94SThippeswamy Havalige #include <linux/pci-ecam.h> 8*a977ee94SThippeswamy Havalige #include <linux/platform_device.h> 9*a977ee94SThippeswamy Havalige 10*a977ee94SThippeswamy Havalige /* Interrupt registers definitions */ 11*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_LINK_DOWN 0 12*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_HOT_RESET 3 13*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_CFG_PCIE_TIMEOUT 4 14*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_CFG_TIMEOUT 8 15*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_CORRECTABLE 9 16*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_NONFATAL 10 17*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_FATAL 11 18*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_CFG_ERR_POISON 12 19*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_PME_TO_ACK_RCVD 15 20*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_INTX 16 21*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_PM_PME_RCVD 17 22*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_SLV_UNSUPP 20 23*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_SLV_UNEXP 21 24*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_SLV_COMPL 22 25*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_SLV_ERRP 23 26*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_SLV_CMPABT 24 27*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_SLV_ILLBUR 25 28*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_MST_DECERR 26 29*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_MST_SLVERR 27 30*a977ee94SThippeswamy Havalige #define XILINX_PCIE_INTR_SLV_PCIE_TIMEOUT 28 31