16e0832faSShawn Lin // SPDX-License-Identifier: GPL-2.0 26e0832faSShawn Lin /* 36e0832faSShawn Lin * PCIe RC driver for Synopsys DesignWare Core 46e0832faSShawn Lin * 56e0832faSShawn Lin * Copyright (C) 2015-2016 Synopsys, Inc. (www.synopsys.com) 66e0832faSShawn Lin * 76e0832faSShawn Lin * Authors: Joao Pinto <Joao.Pinto@synopsys.com> 86e0832faSShawn Lin */ 96e0832faSShawn Lin #include <linux/clk.h> 106e0832faSShawn Lin #include <linux/delay.h> 116e0832faSShawn Lin #include <linux/gpio.h> 126e0832faSShawn Lin #include <linux/interrupt.h> 136e0832faSShawn Lin #include <linux/kernel.h> 146e0832faSShawn Lin #include <linux/init.h> 156e0832faSShawn Lin #include <linux/of_device.h> 166e0832faSShawn Lin #include <linux/of_gpio.h> 176e0832faSShawn Lin #include <linux/pci.h> 186e0832faSShawn Lin #include <linux/platform_device.h> 196e0832faSShawn Lin #include <linux/resource.h> 206e0832faSShawn Lin #include <linux/signal.h> 216e0832faSShawn Lin #include <linux/types.h> 226e0832faSShawn Lin #include <linux/regmap.h> 236e0832faSShawn Lin 246e0832faSShawn Lin #include "pcie-designware.h" 256e0832faSShawn Lin 266e0832faSShawn Lin struct dw_plat_pcie { 276e0832faSShawn Lin struct dw_pcie *pci; 286e0832faSShawn Lin struct regmap *regmap; 296e0832faSShawn Lin enum dw_pcie_device_mode mode; 306e0832faSShawn Lin }; 316e0832faSShawn Lin 326e0832faSShawn Lin struct dw_plat_pcie_of_data { 336e0832faSShawn Lin enum dw_pcie_device_mode mode; 346e0832faSShawn Lin }; 356e0832faSShawn Lin 366e0832faSShawn Lin static const struct of_device_id dw_plat_pcie_of_match[]; 376e0832faSShawn Lin 386e0832faSShawn Lin static int dw_plat_pcie_host_init(struct pcie_port *pp) 396e0832faSShawn Lin { 406e0832faSShawn Lin struct dw_pcie *pci = to_dw_pcie_from_pp(pp); 416e0832faSShawn Lin 426e0832faSShawn Lin dw_pcie_setup_rc(pp); 436e0832faSShawn Lin dw_pcie_wait_for_link(pci); 446e0832faSShawn Lin 456e0832faSShawn Lin if (IS_ENABLED(CONFIG_PCI_MSI)) 466e0832faSShawn Lin dw_pcie_msi_init(pp); 476e0832faSShawn Lin 486e0832faSShawn Lin return 0; 496e0832faSShawn Lin } 506e0832faSShawn Lin 516e0832faSShawn Lin static void dw_plat_set_num_vectors(struct pcie_port *pp) 526e0832faSShawn Lin { 536e0832faSShawn Lin pp->num_vectors = MAX_MSI_IRQS; 546e0832faSShawn Lin } 556e0832faSShawn Lin 566e0832faSShawn Lin static const struct dw_pcie_host_ops dw_plat_pcie_host_ops = { 576e0832faSShawn Lin .host_init = dw_plat_pcie_host_init, 586e0832faSShawn Lin .set_num_vectors = dw_plat_set_num_vectors, 596e0832faSShawn Lin }; 606e0832faSShawn Lin 616e0832faSShawn Lin static int dw_plat_pcie_establish_link(struct dw_pcie *pci) 626e0832faSShawn Lin { 636e0832faSShawn Lin return 0; 646e0832faSShawn Lin } 656e0832faSShawn Lin 666e0832faSShawn Lin static const struct dw_pcie_ops dw_pcie_ops = { 676e0832faSShawn Lin .start_link = dw_plat_pcie_establish_link, 686e0832faSShawn Lin }; 696e0832faSShawn Lin 706e0832faSShawn Lin static void dw_plat_pcie_ep_init(struct dw_pcie_ep *ep) 716e0832faSShawn Lin { 726e0832faSShawn Lin struct dw_pcie *pci = to_dw_pcie_from_ep(ep); 734e965edeSGustavo Pimentel struct pci_epc *epc = ep->epc; 746e0832faSShawn Lin enum pci_barno bar; 756e0832faSShawn Lin 766e0832faSShawn Lin for (bar = BAR_0; bar <= BAR_5; bar++) 776e0832faSShawn Lin dw_pcie_ep_reset_bar(pci, bar); 784e965edeSGustavo Pimentel 794e965edeSGustavo Pimentel epc->features |= EPC_FEATURE_NO_LINKUP_NOTIFIER; 80c2e00e31SGustavo Pimentel epc->features |= EPC_FEATURE_MSIX_AVAILABLE; 816e0832faSShawn Lin } 826e0832faSShawn Lin 836e0832faSShawn Lin static int dw_plat_pcie_ep_raise_irq(struct dw_pcie_ep *ep, u8 func_no, 846e0832faSShawn Lin enum pci_epc_irq_type type, 85d3c70a98SGustavo Pimentel u16 interrupt_num) 866e0832faSShawn Lin { 876e0832faSShawn Lin struct dw_pcie *pci = to_dw_pcie_from_ep(ep); 886e0832faSShawn Lin 896e0832faSShawn Lin switch (type) { 906e0832faSShawn Lin case PCI_EPC_IRQ_LEGACY: 91cb22d40bSGustavo Pimentel return dw_pcie_ep_raise_legacy_irq(ep, func_no); 926e0832faSShawn Lin case PCI_EPC_IRQ_MSI: 936e0832faSShawn Lin return dw_pcie_ep_raise_msi_irq(ep, func_no, interrupt_num); 94beb4641aSGustavo Pimentel case PCI_EPC_IRQ_MSIX: 95beb4641aSGustavo Pimentel return dw_pcie_ep_raise_msix_irq(ep, func_no, interrupt_num); 966e0832faSShawn Lin default: 976e0832faSShawn Lin dev_err(pci->dev, "UNKNOWN IRQ type\n"); 986e0832faSShawn Lin } 996e0832faSShawn Lin 1006e0832faSShawn Lin return 0; 1016e0832faSShawn Lin } 1026e0832faSShawn Lin 103*3b4322e5SKishon Vijay Abraham I static const struct pci_epc_features dw_plat_pcie_epc_features = { 104*3b4322e5SKishon Vijay Abraham I .linkup_notifier = false, 105*3b4322e5SKishon Vijay Abraham I .msi_capable = true, 106*3b4322e5SKishon Vijay Abraham I .msix_capable = true, 107*3b4322e5SKishon Vijay Abraham I }; 108*3b4322e5SKishon Vijay Abraham I 109*3b4322e5SKishon Vijay Abraham I static const struct pci_epc_features* 110*3b4322e5SKishon Vijay Abraham I dw_plat_pcie_get_features(struct dw_pcie_ep *ep) 111*3b4322e5SKishon Vijay Abraham I { 112*3b4322e5SKishon Vijay Abraham I return &dw_plat_pcie_epc_features; 113*3b4322e5SKishon Vijay Abraham I } 114*3b4322e5SKishon Vijay Abraham I 1156e0832faSShawn Lin static struct dw_pcie_ep_ops pcie_ep_ops = { 1166e0832faSShawn Lin .ep_init = dw_plat_pcie_ep_init, 1176e0832faSShawn Lin .raise_irq = dw_plat_pcie_ep_raise_irq, 118*3b4322e5SKishon Vijay Abraham I .get_features = dw_plat_pcie_get_features, 1196e0832faSShawn Lin }; 1206e0832faSShawn Lin 1216e0832faSShawn Lin static int dw_plat_add_pcie_port(struct dw_plat_pcie *dw_plat_pcie, 1226e0832faSShawn Lin struct platform_device *pdev) 1236e0832faSShawn Lin { 1246e0832faSShawn Lin struct dw_pcie *pci = dw_plat_pcie->pci; 1256e0832faSShawn Lin struct pcie_port *pp = &pci->pp; 1266e0832faSShawn Lin struct device *dev = &pdev->dev; 1276e0832faSShawn Lin int ret; 1286e0832faSShawn Lin 1296e0832faSShawn Lin pp->irq = platform_get_irq(pdev, 1); 1306e0832faSShawn Lin if (pp->irq < 0) 1316e0832faSShawn Lin return pp->irq; 1326e0832faSShawn Lin 1336e0832faSShawn Lin if (IS_ENABLED(CONFIG_PCI_MSI)) { 1346e0832faSShawn Lin pp->msi_irq = platform_get_irq(pdev, 0); 1356e0832faSShawn Lin if (pp->msi_irq < 0) 1366e0832faSShawn Lin return pp->msi_irq; 1376e0832faSShawn Lin } 1386e0832faSShawn Lin 1396e0832faSShawn Lin pp->ops = &dw_plat_pcie_host_ops; 1406e0832faSShawn Lin 1416e0832faSShawn Lin ret = dw_pcie_host_init(pp); 1426e0832faSShawn Lin if (ret) { 1436e0832faSShawn Lin dev_err(dev, "Failed to initialize host\n"); 1446e0832faSShawn Lin return ret; 1456e0832faSShawn Lin } 1466e0832faSShawn Lin 1476e0832faSShawn Lin return 0; 1486e0832faSShawn Lin } 1496e0832faSShawn Lin 1506e0832faSShawn Lin static int dw_plat_add_pcie_ep(struct dw_plat_pcie *dw_plat_pcie, 1516e0832faSShawn Lin struct platform_device *pdev) 1526e0832faSShawn Lin { 1536e0832faSShawn Lin int ret; 1546e0832faSShawn Lin struct dw_pcie_ep *ep; 1556e0832faSShawn Lin struct resource *res; 1566e0832faSShawn Lin struct device *dev = &pdev->dev; 1576e0832faSShawn Lin struct dw_pcie *pci = dw_plat_pcie->pci; 1586e0832faSShawn Lin 1596e0832faSShawn Lin ep = &pci->ep; 1606e0832faSShawn Lin ep->ops = &pcie_ep_ops; 1616e0832faSShawn Lin 1626e0832faSShawn Lin res = platform_get_resource_byname(pdev, IORESOURCE_MEM, "dbi2"); 1636e0832faSShawn Lin pci->dbi_base2 = devm_ioremap_resource(dev, res); 1646e0832faSShawn Lin if (IS_ERR(pci->dbi_base2)) 1656e0832faSShawn Lin return PTR_ERR(pci->dbi_base2); 1666e0832faSShawn Lin 1676e0832faSShawn Lin res = platform_get_resource_byname(pdev, IORESOURCE_MEM, "addr_space"); 1686e0832faSShawn Lin if (!res) 1696e0832faSShawn Lin return -EINVAL; 1706e0832faSShawn Lin 1716e0832faSShawn Lin ep->phys_base = res->start; 1726e0832faSShawn Lin ep->addr_size = resource_size(res); 1736e0832faSShawn Lin 1746e0832faSShawn Lin ret = dw_pcie_ep_init(ep); 1756e0832faSShawn Lin if (ret) { 1766e0832faSShawn Lin dev_err(dev, "Failed to initialize endpoint\n"); 1776e0832faSShawn Lin return ret; 1786e0832faSShawn Lin } 1796e0832faSShawn Lin return 0; 1806e0832faSShawn Lin } 1816e0832faSShawn Lin 1826e0832faSShawn Lin static int dw_plat_pcie_probe(struct platform_device *pdev) 1836e0832faSShawn Lin { 1846e0832faSShawn Lin struct device *dev = &pdev->dev; 1856e0832faSShawn Lin struct dw_plat_pcie *dw_plat_pcie; 1866e0832faSShawn Lin struct dw_pcie *pci; 1876e0832faSShawn Lin struct resource *res; /* Resource from DT */ 1886e0832faSShawn Lin int ret; 1896e0832faSShawn Lin const struct of_device_id *match; 1906e0832faSShawn Lin const struct dw_plat_pcie_of_data *data; 1916e0832faSShawn Lin enum dw_pcie_device_mode mode; 1926e0832faSShawn Lin 1936e0832faSShawn Lin match = of_match_device(dw_plat_pcie_of_match, dev); 1946e0832faSShawn Lin if (!match) 1956e0832faSShawn Lin return -EINVAL; 1966e0832faSShawn Lin 1976e0832faSShawn Lin data = (struct dw_plat_pcie_of_data *)match->data; 1986e0832faSShawn Lin mode = (enum dw_pcie_device_mode)data->mode; 1996e0832faSShawn Lin 2006e0832faSShawn Lin dw_plat_pcie = devm_kzalloc(dev, sizeof(*dw_plat_pcie), GFP_KERNEL); 2016e0832faSShawn Lin if (!dw_plat_pcie) 2026e0832faSShawn Lin return -ENOMEM; 2036e0832faSShawn Lin 2046e0832faSShawn Lin pci = devm_kzalloc(dev, sizeof(*pci), GFP_KERNEL); 2056e0832faSShawn Lin if (!pci) 2066e0832faSShawn Lin return -ENOMEM; 2076e0832faSShawn Lin 2086e0832faSShawn Lin pci->dev = dev; 2096e0832faSShawn Lin pci->ops = &dw_pcie_ops; 2106e0832faSShawn Lin 2116e0832faSShawn Lin dw_plat_pcie->pci = pci; 2126e0832faSShawn Lin dw_plat_pcie->mode = mode; 2136e0832faSShawn Lin 2146e0832faSShawn Lin res = platform_get_resource_byname(pdev, IORESOURCE_MEM, "dbi"); 2156e0832faSShawn Lin if (!res) 2166e0832faSShawn Lin res = platform_get_resource(pdev, IORESOURCE_MEM, 0); 2176e0832faSShawn Lin 2186e0832faSShawn Lin pci->dbi_base = devm_ioremap_resource(dev, res); 2196e0832faSShawn Lin if (IS_ERR(pci->dbi_base)) 2206e0832faSShawn Lin return PTR_ERR(pci->dbi_base); 2216e0832faSShawn Lin 2226e0832faSShawn Lin platform_set_drvdata(pdev, dw_plat_pcie); 2236e0832faSShawn Lin 2246e0832faSShawn Lin switch (dw_plat_pcie->mode) { 2256e0832faSShawn Lin case DW_PCIE_RC_TYPE: 2266e0832faSShawn Lin if (!IS_ENABLED(CONFIG_PCIE_DW_PLAT_HOST)) 2276e0832faSShawn Lin return -ENODEV; 2286e0832faSShawn Lin 2296e0832faSShawn Lin ret = dw_plat_add_pcie_port(dw_plat_pcie, pdev); 2306e0832faSShawn Lin if (ret < 0) 2316e0832faSShawn Lin return ret; 2326e0832faSShawn Lin break; 2336e0832faSShawn Lin case DW_PCIE_EP_TYPE: 2346e0832faSShawn Lin if (!IS_ENABLED(CONFIG_PCIE_DW_PLAT_EP)) 2356e0832faSShawn Lin return -ENODEV; 2366e0832faSShawn Lin 2376e0832faSShawn Lin ret = dw_plat_add_pcie_ep(dw_plat_pcie, pdev); 2386e0832faSShawn Lin if (ret < 0) 2396e0832faSShawn Lin return ret; 2406e0832faSShawn Lin break; 2416e0832faSShawn Lin default: 2426e0832faSShawn Lin dev_err(dev, "INVALID device type %d\n", dw_plat_pcie->mode); 2436e0832faSShawn Lin } 2446e0832faSShawn Lin 2456e0832faSShawn Lin return 0; 2466e0832faSShawn Lin } 2476e0832faSShawn Lin 2486e0832faSShawn Lin static const struct dw_plat_pcie_of_data dw_plat_pcie_rc_of_data = { 2496e0832faSShawn Lin .mode = DW_PCIE_RC_TYPE, 2506e0832faSShawn Lin }; 2516e0832faSShawn Lin 2526e0832faSShawn Lin static const struct dw_plat_pcie_of_data dw_plat_pcie_ep_of_data = { 2536e0832faSShawn Lin .mode = DW_PCIE_EP_TYPE, 2546e0832faSShawn Lin }; 2556e0832faSShawn Lin 2566e0832faSShawn Lin static const struct of_device_id dw_plat_pcie_of_match[] = { 2576e0832faSShawn Lin { 2586e0832faSShawn Lin .compatible = "snps,dw-pcie", 2596e0832faSShawn Lin .data = &dw_plat_pcie_rc_of_data, 2606e0832faSShawn Lin }, 2616e0832faSShawn Lin { 2626e0832faSShawn Lin .compatible = "snps,dw-pcie-ep", 2636e0832faSShawn Lin .data = &dw_plat_pcie_ep_of_data, 2646e0832faSShawn Lin }, 2656e0832faSShawn Lin {}, 2666e0832faSShawn Lin }; 2676e0832faSShawn Lin 2686e0832faSShawn Lin static struct platform_driver dw_plat_pcie_driver = { 2696e0832faSShawn Lin .driver = { 2706e0832faSShawn Lin .name = "dw-pcie", 2716e0832faSShawn Lin .of_match_table = dw_plat_pcie_of_match, 2726e0832faSShawn Lin .suppress_bind_attrs = true, 2736e0832faSShawn Lin }, 2746e0832faSShawn Lin .probe = dw_plat_pcie_probe, 2756e0832faSShawn Lin }; 2766e0832faSShawn Lin builtin_platform_driver(dw_plat_pcie_driver); 277