xref: /linux/drivers/pci/controller/dwc/pcie-designware-plat.c (revision a1ff5a7d78a036d6c2178ee5acd6ba4946243800)
16e0832faSShawn Lin // SPDX-License-Identifier: GPL-2.0
26e0832faSShawn Lin /*
36e0832faSShawn Lin  * PCIe RC driver for Synopsys DesignWare Core
46e0832faSShawn Lin  *
56e0832faSShawn Lin  * Copyright (C) 2015-2016 Synopsys, Inc. (www.synopsys.com)
66e0832faSShawn Lin  *
76e0832faSShawn Lin  * Authors: Joao Pinto <Joao.Pinto@synopsys.com>
86e0832faSShawn Lin  */
96e0832faSShawn Lin #include <linux/clk.h>
106e0832faSShawn Lin #include <linux/delay.h>
116e0832faSShawn Lin #include <linux/gpio.h>
126e0832faSShawn Lin #include <linux/interrupt.h>
136e0832faSShawn Lin #include <linux/kernel.h>
146e0832faSShawn Lin #include <linux/init.h>
15c925cfafSRob Herring #include <linux/of.h>
166e0832faSShawn Lin #include <linux/pci.h>
176e0832faSShawn Lin #include <linux/platform_device.h>
186e0832faSShawn Lin #include <linux/resource.h>
196e0832faSShawn Lin #include <linux/types.h>
206e0832faSShawn Lin 
216e0832faSShawn Lin #include "pcie-designware.h"
226e0832faSShawn Lin 
236e0832faSShawn Lin struct dw_plat_pcie {
246e0832faSShawn Lin 	struct dw_pcie			*pci;
256e0832faSShawn Lin 	enum dw_pcie_device_mode	mode;
266e0832faSShawn Lin };
276e0832faSShawn Lin 
286e0832faSShawn Lin struct dw_plat_pcie_of_data {
296e0832faSShawn Lin 	enum dw_pcie_device_mode	mode;
306e0832faSShawn Lin };
316e0832faSShawn Lin 
326e0832faSShawn Lin static const struct dw_pcie_host_ops dw_plat_pcie_host_ops = {
336e0832faSShawn Lin };
346e0832faSShawn Lin 
dw_plat_pcie_ep_init(struct dw_pcie_ep * ep)356e0832faSShawn Lin static void dw_plat_pcie_ep_init(struct dw_pcie_ep *ep)
366e0832faSShawn Lin {
376e0832faSShawn Lin 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
386e0832faSShawn Lin 	enum pci_barno bar;
396e0832faSShawn Lin 
40c9c13ba4SDenis Efremov 	for (bar = 0; bar < PCI_STD_NUM_BARS; bar++)
416e0832faSShawn Lin 		dw_pcie_ep_reset_bar(pci, bar);
426e0832faSShawn Lin }
436e0832faSShawn Lin 
dw_plat_pcie_ep_raise_irq(struct dw_pcie_ep * ep,u8 func_no,unsigned int type,u16 interrupt_num)446e0832faSShawn Lin static int dw_plat_pcie_ep_raise_irq(struct dw_pcie_ep *ep, u8 func_no,
4574955cb8SDamien Le Moal 				     unsigned int type, u16 interrupt_num)
466e0832faSShawn Lin {
476e0832faSShawn Lin 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
486e0832faSShawn Lin 
496e0832faSShawn Lin 	switch (type) {
5074955cb8SDamien Le Moal 	case PCI_IRQ_INTX:
51e9af4800SDamien Le Moal 		return dw_pcie_ep_raise_intx_irq(ep, func_no);
5274955cb8SDamien Le Moal 	case PCI_IRQ_MSI:
536e0832faSShawn Lin 		return dw_pcie_ep_raise_msi_irq(ep, func_no, interrupt_num);
5474955cb8SDamien Le Moal 	case PCI_IRQ_MSIX:
55beb4641aSGustavo Pimentel 		return dw_pcie_ep_raise_msix_irq(ep, func_no, interrupt_num);
566e0832faSShawn Lin 	default:
576e0832faSShawn Lin 		dev_err(pci->dev, "UNKNOWN IRQ type\n");
586e0832faSShawn Lin 	}
596e0832faSShawn Lin 
606e0832faSShawn Lin 	return 0;
616e0832faSShawn Lin }
626e0832faSShawn Lin 
633b4322e5SKishon Vijay Abraham I static const struct pci_epc_features dw_plat_pcie_epc_features = {
643b4322e5SKishon Vijay Abraham I 	.linkup_notifier = false,
653b4322e5SKishon Vijay Abraham I 	.msi_capable = true,
663b4322e5SKishon Vijay Abraham I 	.msix_capable = true,
673b4322e5SKishon Vijay Abraham I };
683b4322e5SKishon Vijay Abraham I 
693b4322e5SKishon Vijay Abraham I static const struct pci_epc_features*
dw_plat_pcie_get_features(struct dw_pcie_ep * ep)703b4322e5SKishon Vijay Abraham I dw_plat_pcie_get_features(struct dw_pcie_ep *ep)
713b4322e5SKishon Vijay Abraham I {
723b4322e5SKishon Vijay Abraham I 	return &dw_plat_pcie_epc_features;
733b4322e5SKishon Vijay Abraham I }
743b4322e5SKishon Vijay Abraham I 
75626961ddSKishon Vijay Abraham I static const struct dw_pcie_ep_ops pcie_ep_ops = {
76756dcb5aSYoshihiro Shimoda 	.init = dw_plat_pcie_ep_init,
776e0832faSShawn Lin 	.raise_irq = dw_plat_pcie_ep_raise_irq,
783b4322e5SKishon Vijay Abraham I 	.get_features = dw_plat_pcie_get_features,
796e0832faSShawn Lin };
806e0832faSShawn Lin 
dw_plat_add_pcie_port(struct dw_plat_pcie * dw_plat_pcie,struct platform_device * pdev)816e0832faSShawn Lin static int dw_plat_add_pcie_port(struct dw_plat_pcie *dw_plat_pcie,
826e0832faSShawn Lin 				 struct platform_device *pdev)
836e0832faSShawn Lin {
846e0832faSShawn Lin 	struct dw_pcie *pci = dw_plat_pcie->pci;
8560b3c27fSSerge Semin 	struct dw_pcie_rp *pp = &pci->pp;
866e0832faSShawn Lin 	struct device *dev = &pdev->dev;
876e0832faSShawn Lin 	int ret;
886e0832faSShawn Lin 
896e0832faSShawn Lin 	pp->irq = platform_get_irq(pdev, 1);
906e0832faSShawn Lin 	if (pp->irq < 0)
916e0832faSShawn Lin 		return pp->irq;
926e0832faSShawn Lin 
93331e9bceSRob Herring 	pp->num_vectors = MAX_MSI_IRQS;
946e0832faSShawn Lin 	pp->ops = &dw_plat_pcie_host_ops;
956e0832faSShawn Lin 
966e0832faSShawn Lin 	ret = dw_pcie_host_init(pp);
976e0832faSShawn Lin 	if (ret) {
986e0832faSShawn Lin 		dev_err(dev, "Failed to initialize host\n");
996e0832faSShawn Lin 		return ret;
1006e0832faSShawn Lin 	}
1016e0832faSShawn Lin 
1026e0832faSShawn Lin 	return 0;
1036e0832faSShawn Lin }
1046e0832faSShawn Lin 
dw_plat_pcie_probe(struct platform_device * pdev)1056e0832faSShawn Lin static int dw_plat_pcie_probe(struct platform_device *pdev)
1066e0832faSShawn Lin {
1076e0832faSShawn Lin 	struct device *dev = &pdev->dev;
1086e0832faSShawn Lin 	struct dw_plat_pcie *dw_plat_pcie;
1096e0832faSShawn Lin 	struct dw_pcie *pci;
1106e0832faSShawn Lin 	int ret;
1116e0832faSShawn Lin 	const struct dw_plat_pcie_of_data *data;
1126e0832faSShawn Lin 	enum dw_pcie_device_mode mode;
1136e0832faSShawn Lin 
1145c204204SFan Fei 	data = of_device_get_match_data(dev);
1155c204204SFan Fei 	if (!data)
1166e0832faSShawn Lin 		return -EINVAL;
1176e0832faSShawn Lin 
1186e0832faSShawn Lin 	mode = (enum dw_pcie_device_mode)data->mode;
1196e0832faSShawn Lin 
1206e0832faSShawn Lin 	dw_plat_pcie = devm_kzalloc(dev, sizeof(*dw_plat_pcie), GFP_KERNEL);
1216e0832faSShawn Lin 	if (!dw_plat_pcie)
1226e0832faSShawn Lin 		return -ENOMEM;
1236e0832faSShawn Lin 
1246e0832faSShawn Lin 	pci = devm_kzalloc(dev, sizeof(*pci), GFP_KERNEL);
1256e0832faSShawn Lin 	if (!pci)
1266e0832faSShawn Lin 		return -ENOMEM;
1276e0832faSShawn Lin 
1286e0832faSShawn Lin 	pci->dev = dev;
1296e0832faSShawn Lin 
1306e0832faSShawn Lin 	dw_plat_pcie->pci = pci;
1316e0832faSShawn Lin 	dw_plat_pcie->mode = mode;
1326e0832faSShawn Lin 
1336e0832faSShawn Lin 	platform_set_drvdata(pdev, dw_plat_pcie);
1346e0832faSShawn Lin 
1356e0832faSShawn Lin 	switch (dw_plat_pcie->mode) {
1366e0832faSShawn Lin 	case DW_PCIE_RC_TYPE:
1376e0832faSShawn Lin 		if (!IS_ENABLED(CONFIG_PCIE_DW_PLAT_HOST))
1386e0832faSShawn Lin 			return -ENODEV;
1396e0832faSShawn Lin 
1406e0832faSShawn Lin 		ret = dw_plat_add_pcie_port(dw_plat_pcie, pdev);
1416e0832faSShawn Lin 		break;
1426e0832faSShawn Lin 	case DW_PCIE_EP_TYPE:
1436e0832faSShawn Lin 		if (!IS_ENABLED(CONFIG_PCIE_DW_PLAT_EP))
1446e0832faSShawn Lin 			return -ENODEV;
1456e0832faSShawn Lin 
146a0fd361dSRob Herring 		pci->ep.ops = &pcie_ep_ops;
14743e6f2d9SSerge Semin 		ret = dw_pcie_ep_init(&pci->ep);
148df69e17cSManivannan Sadhasivam 		if (ret)
149df69e17cSManivannan Sadhasivam 			return ret;
150df69e17cSManivannan Sadhasivam 
151df69e17cSManivannan Sadhasivam 		ret = dw_pcie_ep_init_registers(&pci->ep);
152df69e17cSManivannan Sadhasivam 		if (ret) {
153df69e17cSManivannan Sadhasivam 			dev_err(dev, "Failed to initialize DWC endpoint registers\n");
154df69e17cSManivannan Sadhasivam 			dw_pcie_ep_deinit(&pci->ep);
155df69e17cSManivannan Sadhasivam 		}
156df69e17cSManivannan Sadhasivam 
157*245b9ebfSManivannan Sadhasivam 		pci_epc_init_notify(pci->ep.epc);
158a01e7214SManivannan Sadhasivam 
15943e6f2d9SSerge Semin 		break;
1606e0832faSShawn Lin 	default:
1616e0832faSShawn Lin 		dev_err(dev, "INVALID device type %d\n", dw_plat_pcie->mode);
16243e6f2d9SSerge Semin 		ret = -EINVAL;
16343e6f2d9SSerge Semin 		break;
1646e0832faSShawn Lin 	}
1656e0832faSShawn Lin 
16643e6f2d9SSerge Semin 	return ret;
1676e0832faSShawn Lin }
1686e0832faSShawn Lin 
1696e0832faSShawn Lin static const struct dw_plat_pcie_of_data dw_plat_pcie_rc_of_data = {
1706e0832faSShawn Lin 	.mode = DW_PCIE_RC_TYPE,
1716e0832faSShawn Lin };
1726e0832faSShawn Lin 
1736e0832faSShawn Lin static const struct dw_plat_pcie_of_data dw_plat_pcie_ep_of_data = {
1746e0832faSShawn Lin 	.mode = DW_PCIE_EP_TYPE,
1756e0832faSShawn Lin };
1766e0832faSShawn Lin 
1776e0832faSShawn Lin static const struct of_device_id dw_plat_pcie_of_match[] = {
1786e0832faSShawn Lin 	{
1796e0832faSShawn Lin 		.compatible = "snps,dw-pcie",
1806e0832faSShawn Lin 		.data = &dw_plat_pcie_rc_of_data,
1816e0832faSShawn Lin 	},
1826e0832faSShawn Lin 	{
1836e0832faSShawn Lin 		.compatible = "snps,dw-pcie-ep",
1846e0832faSShawn Lin 		.data = &dw_plat_pcie_ep_of_data,
1856e0832faSShawn Lin 	},
1866e0832faSShawn Lin 	{},
1876e0832faSShawn Lin };
1886e0832faSShawn Lin 
1896e0832faSShawn Lin static struct platform_driver dw_plat_pcie_driver = {
1906e0832faSShawn Lin 	.driver = {
1916e0832faSShawn Lin 		.name	= "dw-pcie",
1926e0832faSShawn Lin 		.of_match_table = dw_plat_pcie_of_match,
1936e0832faSShawn Lin 		.suppress_bind_attrs = true,
1946e0832faSShawn Lin 	},
1956e0832faSShawn Lin 	.probe = dw_plat_pcie_probe,
1966e0832faSShawn Lin };
1976e0832faSShawn Lin builtin_platform_driver(dw_plat_pcie_driver);
198