xref: /linux/drivers/media/i2c/gc0310.c (revision 1e72afb5146a254aca47ff148950462e81cfeaa5)
1*1e72afb5SHans de Goede // SPDX-License-Identifier: GPL-2.0
2*1e72afb5SHans de Goede /*
3*1e72afb5SHans de Goede  * Support for GalaxyCore GC0310 VGA camera sensor.
4*1e72afb5SHans de Goede  *
5*1e72afb5SHans de Goede  * Copyright (c) 2013 Intel Corporation. All Rights Reserved.
6*1e72afb5SHans de Goede  * Copyright (c) 2023-2025 Hans de Goede <hansg@kernel.org>
7*1e72afb5SHans de Goede  */
8*1e72afb5SHans de Goede 
9*1e72afb5SHans de Goede #include <linux/delay.h>
10*1e72afb5SHans de Goede #include <linux/errno.h>
11*1e72afb5SHans de Goede #include <linux/gpio/consumer.h>
12*1e72afb5SHans de Goede #include <linux/i2c.h>
13*1e72afb5SHans de Goede #include <linux/kernel.h>
14*1e72afb5SHans de Goede #include <linux/module.h>
15*1e72afb5SHans de Goede #include <linux/pm_runtime.h>
16*1e72afb5SHans de Goede #include <linux/regmap.h>
17*1e72afb5SHans de Goede #include <linux/string.h>
18*1e72afb5SHans de Goede #include <linux/types.h>
19*1e72afb5SHans de Goede 
20*1e72afb5SHans de Goede #include <media/v4l2-cci.h>
21*1e72afb5SHans de Goede #include <media/v4l2-ctrls.h>
22*1e72afb5SHans de Goede #include <media/v4l2-device.h>
23*1e72afb5SHans de Goede #include <media/v4l2-fwnode.h>
24*1e72afb5SHans de Goede 
25*1e72afb5SHans de Goede #define GC0310_NATIVE_WIDTH			656
26*1e72afb5SHans de Goede #define GC0310_NATIVE_HEIGHT			496
27*1e72afb5SHans de Goede 
28*1e72afb5SHans de Goede /*
29*1e72afb5SHans de Goede  * The actual PLL output rate is unknown, the datasheet
30*1e72afb5SHans de Goede  * says that the formula for the frame-time in pixels is:
31*1e72afb5SHans de Goede  * rowtime = win-width + hblank + sh-delay + 4
32*1e72afb5SHans de Goede  * frametime = rowtime * (win-height + vblank)
33*1e72afb5SHans de Goede  * Filling this in and multiplying by 30 fps gives:
34*1e72afb5SHans de Goede  * pixelrate = (660 + 178 + 42 + 4) * (498 + 27) * 30 = 13923000
35*1e72afb5SHans de Goede  */
36*1e72afb5SHans de Goede #define GC0310_PIXELRATE			13923000
37*1e72afb5SHans de Goede /* single lane, bus-format is 8 bpp, CSI-2 is double data rate */
38*1e72afb5SHans de Goede #define GC0310_LINK_FREQ			(GC0310_PIXELRATE * 8 / 2)
39*1e72afb5SHans de Goede #define GC0310_MCLK_FREQ			19200000
40*1e72afb5SHans de Goede #define GC0310_FPS				30
41*1e72afb5SHans de Goede #define GC0310_SKIP_FRAMES			3
42*1e72afb5SHans de Goede 
43*1e72afb5SHans de Goede #define GC0310_ID				0xa310
44*1e72afb5SHans de Goede 
45*1e72afb5SHans de Goede #define GC0310_RESET_RELATED_REG		CCI_REG8(0xfe)
46*1e72afb5SHans de Goede #define GC0310_REGISTER_PAGE_0			0x0
47*1e72afb5SHans de Goede #define GC0310_REGISTER_PAGE_3			0x3
48*1e72afb5SHans de Goede 
49*1e72afb5SHans de Goede /*
50*1e72afb5SHans de Goede  * GC0310 System control registers
51*1e72afb5SHans de Goede  */
52*1e72afb5SHans de Goede #define GC0310_SW_STREAM_REG			CCI_REG8(0x10)
53*1e72afb5SHans de Goede 
54*1e72afb5SHans de Goede #define GC0310_START_STREAMING			0x94 /* 8-bit enable */
55*1e72afb5SHans de Goede #define GC0310_STOP_STREAMING			0x0 /* 8-bit disable */
56*1e72afb5SHans de Goede 
57*1e72afb5SHans de Goede #define GC0310_SC_CMMN_CHIP_ID_REG		CCI_REG16(0xf0)
58*1e72afb5SHans de Goede 
59*1e72afb5SHans de Goede #define GC0310_AEC_PK_EXPO_REG			CCI_REG16(0x03)
60*1e72afb5SHans de Goede #define GC0310_AGC_ADJ_REG			CCI_REG8(0x48)
61*1e72afb5SHans de Goede #define GC0310_DGC_ADJ_REG			CCI_REG8(0x71)
62*1e72afb5SHans de Goede 
63*1e72afb5SHans de Goede #define GC0310_H_CROP_START_REG			CCI_REG16(0x09)
64*1e72afb5SHans de Goede #define GC0310_V_CROP_START_REG			CCI_REG16(0x0b)
65*1e72afb5SHans de Goede #define GC0310_H_OUTSIZE_REG			CCI_REG16(0x0f)
66*1e72afb5SHans de Goede #define GC0310_V_OUTSIZE_REG			CCI_REG16(0x0d)
67*1e72afb5SHans de Goede 
68*1e72afb5SHans de Goede #define GC0310_H_BLANKING_REG			CCI_REG16(0x05)
69*1e72afb5SHans de Goede /* Hblank-register + sh-delay + H-crop + 4 (from hw) */
70*1e72afb5SHans de Goede #define GC0310_H_BLANK_DEFAULT			(178 + 42 + 4 + 4)
71*1e72afb5SHans de Goede 
72*1e72afb5SHans de Goede #define GC0310_V_BLANKING_REG			CCI_REG16(0x07)
73*1e72afb5SHans de Goede /* Vblank needs an offset compensate for the small V-crop done */
74*1e72afb5SHans de Goede #define GC0310_V_BLANK_OFFSET			2
75*1e72afb5SHans de Goede /* Vsync start time + 1 row vsync + vsync end time + offset */
76*1e72afb5SHans de Goede #define GC0310_V_BLANK_MIN			(9 + 1 + 4 + GC0310_V_BLANK_OFFSET)
77*1e72afb5SHans de Goede #define GC0310_V_BLANK_DEFAULT			(27 + GC0310_V_BLANK_OFFSET)
78*1e72afb5SHans de Goede #define GC0310_V_BLANK_MAX			(4095 - GC0310_NATIVE_HEIGHT)
79*1e72afb5SHans de Goede 
80*1e72afb5SHans de Goede #define GC0310_SH_DELAY_REG			CCI_REG8(0x11)
81*1e72afb5SHans de Goede #define GC0310_VS_START_TIME_REG		CCI_REG8(0x12)
82*1e72afb5SHans de Goede #define GC0310_VS_END_TIME_REG			CCI_REG8(0x13)
83*1e72afb5SHans de Goede 
84*1e72afb5SHans de Goede #define to_gc0310_sensor(x) container_of(x, struct gc0310_device, sd)
85*1e72afb5SHans de Goede 
86*1e72afb5SHans de Goede struct gc0310_device {
87*1e72afb5SHans de Goede 	struct v4l2_subdev sd;
88*1e72afb5SHans de Goede 	struct media_pad pad;
89*1e72afb5SHans de Goede 
90*1e72afb5SHans de Goede 	struct regmap *regmap;
91*1e72afb5SHans de Goede 	struct gpio_desc *reset;
92*1e72afb5SHans de Goede 	struct gpio_desc *powerdown;
93*1e72afb5SHans de Goede 
94*1e72afb5SHans de Goede 	struct gc0310_ctrls {
95*1e72afb5SHans de Goede 		struct v4l2_ctrl_handler handler;
96*1e72afb5SHans de Goede 		struct v4l2_ctrl *exposure;
97*1e72afb5SHans de Goede 		struct v4l2_ctrl *gain;
98*1e72afb5SHans de Goede 		struct v4l2_ctrl *link_freq;
99*1e72afb5SHans de Goede 		struct v4l2_ctrl *pixel_rate;
100*1e72afb5SHans de Goede 		struct v4l2_ctrl *vblank;
101*1e72afb5SHans de Goede 		struct v4l2_ctrl *hblank;
102*1e72afb5SHans de Goede 	} ctrls;
103*1e72afb5SHans de Goede };
104*1e72afb5SHans de Goede 
105*1e72afb5SHans de Goede struct gc0310_reg {
106*1e72afb5SHans de Goede 	u8 reg;
107*1e72afb5SHans de Goede 	u8 val;
108*1e72afb5SHans de Goede };
109*1e72afb5SHans de Goede 
110*1e72afb5SHans de Goede static const struct reg_sequence gc0310_reset_register[] = {
111*1e72afb5SHans de Goede 	/* System registers */
112*1e72afb5SHans de Goede 	{ 0xfe, 0xf0 },
113*1e72afb5SHans de Goede 	{ 0xfe, 0xf0 },
114*1e72afb5SHans de Goede 	{ 0xfe, 0x00 },
115*1e72afb5SHans de Goede 
116*1e72afb5SHans de Goede 	{ 0xfc, 0x0e }, /* 4e */
117*1e72afb5SHans de Goede 	{ 0xfc, 0x0e }, /* 16//4e // [0]apwd [6]regf_clk_gate */
118*1e72afb5SHans de Goede 	{ 0xf2, 0x80 }, /* sync output */
119*1e72afb5SHans de Goede 	{ 0xf3, 0x00 }, /* 1f//01 data output */
120*1e72afb5SHans de Goede 	{ 0xf7, 0x33 }, /* f9 */
121*1e72afb5SHans de Goede 	{ 0xf8, 0x05 }, /* 00 */
122*1e72afb5SHans de Goede 	{ 0xf9, 0x0e }, /* 0x8e //0f */
123*1e72afb5SHans de Goede 	{ 0xfa, 0x11 },
124*1e72afb5SHans de Goede 
125*1e72afb5SHans de Goede 	/* MIPI */
126*1e72afb5SHans de Goede 	{ 0xfe, 0x03 },
127*1e72afb5SHans de Goede 	{ 0x01, 0x03 }, /* mipi 1lane */
128*1e72afb5SHans de Goede 	{ 0x02, 0x22 }, /* 0x33 */
129*1e72afb5SHans de Goede 	{ 0x03, 0x94 },
130*1e72afb5SHans de Goede 	{ 0x04, 0x01 }, /* fifo_prog */
131*1e72afb5SHans de Goede 	{ 0x05, 0x00 }, /* fifo_prog */
132*1e72afb5SHans de Goede 	{ 0x06, 0x80 }, /* b0  //YUV ISP data */
133*1e72afb5SHans de Goede 	{ 0x11, 0x2a }, /* 1e //LDI set YUV422 */
134*1e72afb5SHans de Goede 	{ 0x12, 0x90 }, /* 00 //04 //00 //04//00 //LWC[7:0] */
135*1e72afb5SHans de Goede 	{ 0x13, 0x02 }, /* 05 //05 //LWC[15:8] */
136*1e72afb5SHans de Goede 	{ 0x15, 0x12 }, /* 0x10 //DPHYY_MODE read_ready */
137*1e72afb5SHans de Goede 	{ 0x17, 0x01 },
138*1e72afb5SHans de Goede 	{ 0x40, 0x08 },
139*1e72afb5SHans de Goede 	{ 0x41, 0x00 },
140*1e72afb5SHans de Goede 	{ 0x42, 0x00 },
141*1e72afb5SHans de Goede 	{ 0x43, 0x00 },
142*1e72afb5SHans de Goede 	{ 0x21, 0x02 }, /* 0x01 */
143*1e72afb5SHans de Goede 	{ 0x22, 0x02 }, /* 0x01 */
144*1e72afb5SHans de Goede 	{ 0x23, 0x01 }, /* 0x05 //Nor:0x05 DOU:0x06 */
145*1e72afb5SHans de Goede 	{ 0x29, 0x00 },
146*1e72afb5SHans de Goede 	{ 0x2A, 0x25 }, /* 0x05 //data zero 0x7a de */
147*1e72afb5SHans de Goede 	{ 0x2B, 0x02 },
148*1e72afb5SHans de Goede 
149*1e72afb5SHans de Goede 	{ 0xfe, 0x00 },
150*1e72afb5SHans de Goede 
151*1e72afb5SHans de Goede 	/* CISCTL */
152*1e72afb5SHans de Goede 	{ 0x00, 0x2f }, /* 2f//0f//02//01 */
153*1e72afb5SHans de Goede 	{ 0x01, 0x0f }, /* 06 */
154*1e72afb5SHans de Goede 	{ 0x02, 0x04 },
155*1e72afb5SHans de Goede 	{ 0x4f, 0x00 }, /* AEC 0FF */
156*1e72afb5SHans de Goede 	{ 0x03, 0x01 }, /* 0x03 //04 */
157*1e72afb5SHans de Goede 	{ 0x04, 0xc0 }, /* 0xe8 //58 */
158*1e72afb5SHans de Goede 	{ 0x05, 0x00 },
159*1e72afb5SHans de Goede 	{ 0x06, 0xb2 }, /* 0x0a //HB */
160*1e72afb5SHans de Goede 	/* Vblank (reg 0x07 + 0x08) gets set by the vblank ctrl */
161*1e72afb5SHans de Goede 	{ 0x09, 0x00 }, /* row start */
162*1e72afb5SHans de Goede 	{ 0x0a, 0x00 },
163*1e72afb5SHans de Goede 	{ 0x0b, 0x00 }, /* col start */
164*1e72afb5SHans de Goede 	{ 0x0c, 0x00 },
165*1e72afb5SHans de Goede 	{ 0x0d, 0x01 }, /* height */
166*1e72afb5SHans de Goede 	{ 0x0e, 0xf2 }, /* 0xf7 //height */
167*1e72afb5SHans de Goede 	{ 0x0f, 0x02 }, /* width */
168*1e72afb5SHans de Goede 	{ 0x10, 0x94 }, /* 0xa0 //height */
169*1e72afb5SHans de Goede 	{ 0x17, 0x14 },
170*1e72afb5SHans de Goede 	{ 0x18, 0x1a }, /* 0a//[4]double reset */
171*1e72afb5SHans de Goede 	{ 0x19, 0x14 }, /* AD pipeline */
172*1e72afb5SHans de Goede 	{ 0x1b, 0x48 },
173*1e72afb5SHans de Goede 	{ 0x1e, 0x6b }, /* 3b//col bias */
174*1e72afb5SHans de Goede 	{ 0x1f, 0x28 }, /* 20//00//08//txlow */
175*1e72afb5SHans de Goede 	{ 0x20, 0x89 }, /* 88//0c//[3:2]DA15 */
176*1e72afb5SHans de Goede 	{ 0x21, 0x49 }, /* 48//[3] txhigh */
177*1e72afb5SHans de Goede 	{ 0x22, 0xb0 },
178*1e72afb5SHans de Goede 	{ 0x23, 0x04 }, /* [1:0]vcm_r */
179*1e72afb5SHans de Goede 	{ 0x24, 0x16 }, /* 15 */
180*1e72afb5SHans de Goede 	{ 0x34, 0x20 }, /* [6:4] rsg high//range */
181*1e72afb5SHans de Goede 
182*1e72afb5SHans de Goede 	/* BLK */
183*1e72afb5SHans de Goede 	{ 0x26, 0x23 }, /* [1]dark_current_en [0]offset_en */
184*1e72afb5SHans de Goede 	{ 0x28, 0xff }, /* BLK_limie_value */
185*1e72afb5SHans de Goede 	{ 0x29, 0x00 }, /* global offset */
186*1e72afb5SHans de Goede 	{ 0x33, 0x18 }, /* offset_ratio */
187*1e72afb5SHans de Goede 	{ 0x37, 0x20 }, /* dark_current_ratio */
188*1e72afb5SHans de Goede 	{ 0x2a, 0x00 },
189*1e72afb5SHans de Goede 	{ 0x2b, 0x00 },
190*1e72afb5SHans de Goede 	{ 0x2c, 0x00 },
191*1e72afb5SHans de Goede 	{ 0x2d, 0x00 },
192*1e72afb5SHans de Goede 	{ 0x2e, 0x00 },
193*1e72afb5SHans de Goede 	{ 0x2f, 0x00 },
194*1e72afb5SHans de Goede 	{ 0x30, 0x00 },
195*1e72afb5SHans de Goede 	{ 0x31, 0x00 },
196*1e72afb5SHans de Goede 	{ 0x47, 0x80 }, /* a7 */
197*1e72afb5SHans de Goede 	{ 0x4e, 0x66 }, /* select_row */
198*1e72afb5SHans de Goede 	{ 0xa8, 0x02 }, /* win_width_dark, same with crop_win_width */
199*1e72afb5SHans de Goede 	{ 0xa9, 0x80 },
200*1e72afb5SHans de Goede 
201*1e72afb5SHans de Goede 	/* ISP */
202*1e72afb5SHans de Goede 	{ 0x40, 0x06 }, /* 0xff //ff //48 */
203*1e72afb5SHans de Goede 	{ 0x41, 0x00 }, /* 0x21 //00//[0]curve_en */
204*1e72afb5SHans de Goede 	{ 0x42, 0x04 }, /* 0xcf //0a//[1]awn_en */
205*1e72afb5SHans de Goede 	{ 0x44, 0x18 }, /* 0x18 //02 */
206*1e72afb5SHans de Goede 	{ 0x46, 0x02 }, /* 0x03 //sync */
207*1e72afb5SHans de Goede 	{ 0x49, 0x03 },
208*1e72afb5SHans de Goede 	{ 0x4c, 0x20 }, /* 00[5]pretect exp */
209*1e72afb5SHans de Goede 	{ 0x50, 0x01 }, /* crop enable */
210*1e72afb5SHans de Goede 	{ 0x51, 0x00 },
211*1e72afb5SHans de Goede 	{ 0x52, 0x00 },
212*1e72afb5SHans de Goede 	{ 0x53, 0x00 },
213*1e72afb5SHans de Goede 	{ 0x54, 0x01 },
214*1e72afb5SHans de Goede 	{ 0x55, 0x01 }, /* crop window height */
215*1e72afb5SHans de Goede 	{ 0x56, 0xf0 },
216*1e72afb5SHans de Goede 	{ 0x57, 0x02 }, /* crop window width */
217*1e72afb5SHans de Goede 	{ 0x58, 0x90 },
218*1e72afb5SHans de Goede 
219*1e72afb5SHans de Goede 	/* Gain */
220*1e72afb5SHans de Goede 	{ 0x70, 0x70 }, /* 70 //80//global gain */
221*1e72afb5SHans de Goede 	{ 0x71, 0x20 }, /* pregain gain */
222*1e72afb5SHans de Goede 	{ 0x72, 0x40 }, /* post gain */
223*1e72afb5SHans de Goede 	{ 0x5a, 0x84 }, /* 84//analog gain 0  */
224*1e72afb5SHans de Goede 	{ 0x5b, 0xc9 }, /* c9 */
225*1e72afb5SHans de Goede 	{ 0x5c, 0xed }, /* ed//not use pga gain highest level */
226*1e72afb5SHans de Goede 	{ 0x77, 0x40 }, /* R gain 0x74 //awb gain */
227*1e72afb5SHans de Goede 	{ 0x78, 0x40 }, /* G gain */
228*1e72afb5SHans de Goede 	{ 0x79, 0x40 }, /* B gain 0x5f */
229*1e72afb5SHans de Goede 
230*1e72afb5SHans de Goede 	{ 0x48, 0x00 },
231*1e72afb5SHans de Goede 	{ 0xfe, 0x01 },
232*1e72afb5SHans de Goede 	{ 0x0a, 0x45 }, /* [7]col gain mode */
233*1e72afb5SHans de Goede 
234*1e72afb5SHans de Goede 	{ 0x3e, 0x40 },
235*1e72afb5SHans de Goede 	{ 0x3f, 0x5c },
236*1e72afb5SHans de Goede 	{ 0x40, 0x7b },
237*1e72afb5SHans de Goede 	{ 0x41, 0xbd },
238*1e72afb5SHans de Goede 	{ 0x42, 0xf6 },
239*1e72afb5SHans de Goede 	{ 0x43, 0x63 },
240*1e72afb5SHans de Goede 	{ 0x03, 0x60 },
241*1e72afb5SHans de Goede 	{ 0x44, 0x03 },
242*1e72afb5SHans de Goede 
243*1e72afb5SHans de Goede 	/* Dark / Sun mode related */
244*1e72afb5SHans de Goede 	{ 0xfe, 0x01 },
245*1e72afb5SHans de Goede 	{ 0x45, 0xa4 }, /* 0xf7 */
246*1e72afb5SHans de Goede 	{ 0x46, 0xf0 }, /* 0xff //f0//sun value th */
247*1e72afb5SHans de Goede 	{ 0x48, 0x03 }, /* sun mode */
248*1e72afb5SHans de Goede 	{ 0x4f, 0x60 }, /* sun_clamp */
249*1e72afb5SHans de Goede 	{ 0xfe, 0x00 },
250*1e72afb5SHans de Goede };
251*1e72afb5SHans de Goede 
252*1e72afb5SHans de Goede static const struct reg_sequence gc0310_VGA_30fps[] = {
253*1e72afb5SHans de Goede 	{ 0xfe, 0x00 },
254*1e72afb5SHans de Goede 	{ 0x0d, 0x01 }, /* height */
255*1e72afb5SHans de Goede 	{ 0x0e, 0xf2 }, /* 0xf7 //height */
256*1e72afb5SHans de Goede 	{ 0x0f, 0x02 }, /* width */
257*1e72afb5SHans de Goede 	{ 0x10, 0x94 }, /* 0xa0 //height */
258*1e72afb5SHans de Goede 
259*1e72afb5SHans de Goede 	{ 0x50, 0x01 }, /* crop enable */
260*1e72afb5SHans de Goede 	{ 0x51, 0x00 },
261*1e72afb5SHans de Goede 	{ 0x52, 0x00 },
262*1e72afb5SHans de Goede 	{ 0x53, 0x00 },
263*1e72afb5SHans de Goede 	{ 0x54, 0x01 },
264*1e72afb5SHans de Goede 	{ 0x55, 0x01 }, /* crop window height */
265*1e72afb5SHans de Goede 	{ 0x56, 0xf0 },
266*1e72afb5SHans de Goede 	{ 0x57, 0x02 }, /* crop window width */
267*1e72afb5SHans de Goede 	{ 0x58, 0x90 },
268*1e72afb5SHans de Goede 
269*1e72afb5SHans de Goede 	{ 0xfe, 0x03 },
270*1e72afb5SHans de Goede 	{ 0x12, 0x90 }, /* 00 //04 //00 //04//00 //LWC[7:0]  */
271*1e72afb5SHans de Goede 	{ 0x13, 0x02 }, /* 05 //05 //LWC[15:8] */
272*1e72afb5SHans de Goede 
273*1e72afb5SHans de Goede 	{ 0xfe, 0x00 },
274*1e72afb5SHans de Goede };
275*1e72afb5SHans de Goede 
276*1e72afb5SHans de Goede static const s64 link_freq_menu_items[] = {
277*1e72afb5SHans de Goede 	GC0310_LINK_FREQ,
278*1e72afb5SHans de Goede };
279*1e72afb5SHans de Goede 
280*1e72afb5SHans de Goede static int gc0310_gain_set(struct gc0310_device *sensor, u32 gain)
281*1e72afb5SHans de Goede {
282*1e72afb5SHans de Goede 	u8 again, dgain;
283*1e72afb5SHans de Goede 	int ret = 0;
284*1e72afb5SHans de Goede 
285*1e72afb5SHans de Goede 	/* Taken from original driver, this never sets dgain lower then 32? */
286*1e72afb5SHans de Goede 
287*1e72afb5SHans de Goede 	/* Change 0 - 95 to 32 - 127 */
288*1e72afb5SHans de Goede 	gain += 32;
289*1e72afb5SHans de Goede 
290*1e72afb5SHans de Goede 	if (gain < 64) {
291*1e72afb5SHans de Goede 		again = 0x0; /* sqrt(2) */
292*1e72afb5SHans de Goede 		dgain = gain;
293*1e72afb5SHans de Goede 	} else {
294*1e72afb5SHans de Goede 		again = 0x2; /* 2 * sqrt(2) */
295*1e72afb5SHans de Goede 		dgain = gain / 2;
296*1e72afb5SHans de Goede 	}
297*1e72afb5SHans de Goede 
298*1e72afb5SHans de Goede 	cci_write(sensor->regmap, GC0310_AGC_ADJ_REG, again, &ret);
299*1e72afb5SHans de Goede 	cci_write(sensor->regmap, GC0310_DGC_ADJ_REG, dgain, &ret);
300*1e72afb5SHans de Goede 	return ret;
301*1e72afb5SHans de Goede }
302*1e72afb5SHans de Goede 
303*1e72afb5SHans de Goede static int gc0310_exposure_update_range(struct gc0310_device *sensor)
304*1e72afb5SHans de Goede {
305*1e72afb5SHans de Goede 	int exp_max = GC0310_NATIVE_HEIGHT + sensor->ctrls.vblank->val;
306*1e72afb5SHans de Goede 
307*1e72afb5SHans de Goede 	return __v4l2_ctrl_modify_range(sensor->ctrls.exposure, 0, exp_max,
308*1e72afb5SHans de Goede 					1, exp_max);
309*1e72afb5SHans de Goede }
310*1e72afb5SHans de Goede 
311*1e72afb5SHans de Goede static int gc0310_s_ctrl(struct v4l2_ctrl *ctrl)
312*1e72afb5SHans de Goede {
313*1e72afb5SHans de Goede 	struct gc0310_device *sensor =
314*1e72afb5SHans de Goede 		container_of(ctrl->handler, struct gc0310_device, ctrls.handler);
315*1e72afb5SHans de Goede 	int ret;
316*1e72afb5SHans de Goede 
317*1e72afb5SHans de Goede 	/* Update exposure range on vblank changes */
318*1e72afb5SHans de Goede 	if (ctrl->id == V4L2_CID_VBLANK) {
319*1e72afb5SHans de Goede 		ret = gc0310_exposure_update_range(sensor);
320*1e72afb5SHans de Goede 		if (ret)
321*1e72afb5SHans de Goede 			return ret;
322*1e72afb5SHans de Goede 	}
323*1e72afb5SHans de Goede 
324*1e72afb5SHans de Goede 	/* Only apply changes to the controls if the device is powered up */
325*1e72afb5SHans de Goede 	if (!pm_runtime_get_if_in_use(sensor->sd.dev))
326*1e72afb5SHans de Goede 		return 0;
327*1e72afb5SHans de Goede 
328*1e72afb5SHans de Goede 	switch (ctrl->id) {
329*1e72afb5SHans de Goede 	case V4L2_CID_EXPOSURE:
330*1e72afb5SHans de Goede 		ret = cci_write(sensor->regmap, GC0310_AEC_PK_EXPO_REG,
331*1e72afb5SHans de Goede 				ctrl->val, NULL);
332*1e72afb5SHans de Goede 		break;
333*1e72afb5SHans de Goede 	case V4L2_CID_ANALOGUE_GAIN:
334*1e72afb5SHans de Goede 		ret = gc0310_gain_set(sensor, ctrl->val);
335*1e72afb5SHans de Goede 		break;
336*1e72afb5SHans de Goede 	case V4L2_CID_VBLANK:
337*1e72afb5SHans de Goede 		ret = cci_write(sensor->regmap, GC0310_V_BLANKING_REG,
338*1e72afb5SHans de Goede 				ctrl->val - GC0310_V_BLANK_OFFSET,
339*1e72afb5SHans de Goede 				NULL);
340*1e72afb5SHans de Goede 		break;
341*1e72afb5SHans de Goede 	default:
342*1e72afb5SHans de Goede 		ret = -EINVAL;
343*1e72afb5SHans de Goede 		break;
344*1e72afb5SHans de Goede 	}
345*1e72afb5SHans de Goede 
346*1e72afb5SHans de Goede 	pm_runtime_put(sensor->sd.dev);
347*1e72afb5SHans de Goede 	return ret;
348*1e72afb5SHans de Goede }
349*1e72afb5SHans de Goede 
350*1e72afb5SHans de Goede static const struct v4l2_ctrl_ops ctrl_ops = {
351*1e72afb5SHans de Goede 	.s_ctrl = gc0310_s_ctrl,
352*1e72afb5SHans de Goede };
353*1e72afb5SHans de Goede 
354*1e72afb5SHans de Goede /* The GC0310 currently only supports 1 fixed fmt */
355*1e72afb5SHans de Goede static void gc0310_fill_format(struct v4l2_mbus_framefmt *fmt)
356*1e72afb5SHans de Goede {
357*1e72afb5SHans de Goede 	memset(fmt, 0, sizeof(*fmt));
358*1e72afb5SHans de Goede 	fmt->width = GC0310_NATIVE_WIDTH;
359*1e72afb5SHans de Goede 	fmt->height = GC0310_NATIVE_HEIGHT;
360*1e72afb5SHans de Goede 	fmt->field = V4L2_FIELD_NONE;
361*1e72afb5SHans de Goede 	fmt->code = MEDIA_BUS_FMT_SGRBG8_1X8;
362*1e72afb5SHans de Goede }
363*1e72afb5SHans de Goede 
364*1e72afb5SHans de Goede static int gc0310_get_selection(struct v4l2_subdev *sd,
365*1e72afb5SHans de Goede 				struct v4l2_subdev_state *state,
366*1e72afb5SHans de Goede 				struct v4l2_subdev_selection *sel)
367*1e72afb5SHans de Goede {
368*1e72afb5SHans de Goede 	/* Only the single fixed 656x496 mode is supported, without croping */
369*1e72afb5SHans de Goede 	switch (sel->target) {
370*1e72afb5SHans de Goede 	case V4L2_SEL_TGT_CROP:
371*1e72afb5SHans de Goede 	case V4L2_SEL_TGT_CROP_BOUNDS:
372*1e72afb5SHans de Goede 	case V4L2_SEL_TGT_CROP_DEFAULT:
373*1e72afb5SHans de Goede 	case V4L2_SEL_TGT_NATIVE_SIZE:
374*1e72afb5SHans de Goede 		sel->r.top = 0;
375*1e72afb5SHans de Goede 		sel->r.left = 0;
376*1e72afb5SHans de Goede 		sel->r.width = GC0310_NATIVE_WIDTH;
377*1e72afb5SHans de Goede 		sel->r.height = GC0310_NATIVE_HEIGHT;
378*1e72afb5SHans de Goede 		break;
379*1e72afb5SHans de Goede 	default:
380*1e72afb5SHans de Goede 		return -EINVAL;
381*1e72afb5SHans de Goede 	}
382*1e72afb5SHans de Goede 
383*1e72afb5SHans de Goede 	return 0;
384*1e72afb5SHans de Goede }
385*1e72afb5SHans de Goede 
386*1e72afb5SHans de Goede static int gc0310_power_off(struct device *dev)
387*1e72afb5SHans de Goede {
388*1e72afb5SHans de Goede 	struct v4l2_subdev *sd = dev_get_drvdata(dev);
389*1e72afb5SHans de Goede 	struct gc0310_device *sensor = to_gc0310_sensor(sd);
390*1e72afb5SHans de Goede 
391*1e72afb5SHans de Goede 	gpiod_set_value_cansleep(sensor->powerdown, 1);
392*1e72afb5SHans de Goede 	gpiod_set_value_cansleep(sensor->reset, 1);
393*1e72afb5SHans de Goede 	return 0;
394*1e72afb5SHans de Goede }
395*1e72afb5SHans de Goede 
396*1e72afb5SHans de Goede static int gc0310_power_on(struct device *dev)
397*1e72afb5SHans de Goede {
398*1e72afb5SHans de Goede 	struct v4l2_subdev *sd = dev_get_drvdata(dev);
399*1e72afb5SHans de Goede 	struct gc0310_device *sensor = to_gc0310_sensor(sd);
400*1e72afb5SHans de Goede 
401*1e72afb5SHans de Goede 	fsleep(10 * USEC_PER_MSEC);
402*1e72afb5SHans de Goede 	gpiod_set_value_cansleep(sensor->reset, 0);
403*1e72afb5SHans de Goede 	fsleep(10 * USEC_PER_MSEC);
404*1e72afb5SHans de Goede 	gpiod_set_value_cansleep(sensor->powerdown, 0);
405*1e72afb5SHans de Goede 	fsleep(10 * USEC_PER_MSEC);
406*1e72afb5SHans de Goede 
407*1e72afb5SHans de Goede 	return 0;
408*1e72afb5SHans de Goede }
409*1e72afb5SHans de Goede 
410*1e72afb5SHans de Goede static int gc0310_detect(struct gc0310_device *sensor)
411*1e72afb5SHans de Goede {
412*1e72afb5SHans de Goede 	struct i2c_client *client = v4l2_get_subdevdata(&sensor->sd);
413*1e72afb5SHans de Goede 	u64 val;
414*1e72afb5SHans de Goede 	int ret;
415*1e72afb5SHans de Goede 
416*1e72afb5SHans de Goede 	if (!i2c_check_functionality(client->adapter, I2C_FUNC_I2C))
417*1e72afb5SHans de Goede 		return -ENODEV;
418*1e72afb5SHans de Goede 
419*1e72afb5SHans de Goede 	ret = cci_read(sensor->regmap, GC0310_SC_CMMN_CHIP_ID_REG, &val, NULL);
420*1e72afb5SHans de Goede 	if (ret < 0) {
421*1e72afb5SHans de Goede 		dev_err(&client->dev, "read sensor_id failed: %d\n", ret);
422*1e72afb5SHans de Goede 		return -ENODEV;
423*1e72afb5SHans de Goede 	}
424*1e72afb5SHans de Goede 
425*1e72afb5SHans de Goede 	dev_dbg(&client->dev, "sensor ID = 0x%llx\n", val);
426*1e72afb5SHans de Goede 
427*1e72afb5SHans de Goede 	if (val != GC0310_ID) {
428*1e72afb5SHans de Goede 		dev_err(&client->dev, "sensor ID error, read id = 0x%llx, target id = 0x%x\n",
429*1e72afb5SHans de Goede 			val, GC0310_ID);
430*1e72afb5SHans de Goede 		return -ENODEV;
431*1e72afb5SHans de Goede 	}
432*1e72afb5SHans de Goede 
433*1e72afb5SHans de Goede 	dev_dbg(&client->dev, "detect gc0310 success\n");
434*1e72afb5SHans de Goede 
435*1e72afb5SHans de Goede 	return 0;
436*1e72afb5SHans de Goede }
437*1e72afb5SHans de Goede 
438*1e72afb5SHans de Goede static int gc0310_enable_streams(struct v4l2_subdev *sd,
439*1e72afb5SHans de Goede 				 struct v4l2_subdev_state *state,
440*1e72afb5SHans de Goede 				 u32 pad, u64 streams_mask)
441*1e72afb5SHans de Goede {
442*1e72afb5SHans de Goede 	struct gc0310_device *sensor = to_gc0310_sensor(sd);
443*1e72afb5SHans de Goede 	struct i2c_client *client = v4l2_get_subdevdata(sd);
444*1e72afb5SHans de Goede 	int ret;
445*1e72afb5SHans de Goede 
446*1e72afb5SHans de Goede 	ret = pm_runtime_resume_and_get(&client->dev);
447*1e72afb5SHans de Goede 	if (ret)
448*1e72afb5SHans de Goede 		return ret;
449*1e72afb5SHans de Goede 
450*1e72afb5SHans de Goede 	ret = regmap_multi_reg_write(sensor->regmap,
451*1e72afb5SHans de Goede 				     gc0310_reset_register,
452*1e72afb5SHans de Goede 				     ARRAY_SIZE(gc0310_reset_register));
453*1e72afb5SHans de Goede 	if (ret)
454*1e72afb5SHans de Goede 		goto error_power_down;
455*1e72afb5SHans de Goede 
456*1e72afb5SHans de Goede 	ret = regmap_multi_reg_write(sensor->regmap,
457*1e72afb5SHans de Goede 				     gc0310_VGA_30fps,
458*1e72afb5SHans de Goede 				     ARRAY_SIZE(gc0310_VGA_30fps));
459*1e72afb5SHans de Goede 	if (ret)
460*1e72afb5SHans de Goede 		goto error_power_down;
461*1e72afb5SHans de Goede 
462*1e72afb5SHans de Goede 	/* restore value of all ctrls */
463*1e72afb5SHans de Goede 	ret = __v4l2_ctrl_handler_setup(&sensor->ctrls.handler);
464*1e72afb5SHans de Goede 
465*1e72afb5SHans de Goede 	/* enable per frame MIPI and sensor ctrl reset  */
466*1e72afb5SHans de Goede 	cci_write(sensor->regmap, GC0310_RESET_RELATED_REG, 0x30, &ret);
467*1e72afb5SHans de Goede 
468*1e72afb5SHans de Goede 	cci_write(sensor->regmap, GC0310_RESET_RELATED_REG,
469*1e72afb5SHans de Goede 		  GC0310_REGISTER_PAGE_3, &ret);
470*1e72afb5SHans de Goede 	cci_write(sensor->regmap, GC0310_SW_STREAM_REG,
471*1e72afb5SHans de Goede 		  GC0310_START_STREAMING, &ret);
472*1e72afb5SHans de Goede 	cci_write(sensor->regmap, GC0310_RESET_RELATED_REG,
473*1e72afb5SHans de Goede 		  GC0310_REGISTER_PAGE_0, &ret);
474*1e72afb5SHans de Goede 
475*1e72afb5SHans de Goede error_power_down:
476*1e72afb5SHans de Goede 	if (ret)
477*1e72afb5SHans de Goede 		pm_runtime_put(&client->dev);
478*1e72afb5SHans de Goede 
479*1e72afb5SHans de Goede 	return ret;
480*1e72afb5SHans de Goede }
481*1e72afb5SHans de Goede 
482*1e72afb5SHans de Goede static int gc0310_disable_streams(struct v4l2_subdev *sd,
483*1e72afb5SHans de Goede 				  struct v4l2_subdev_state *state,
484*1e72afb5SHans de Goede 				  u32 pad, u64 streams_mask)
485*1e72afb5SHans de Goede {
486*1e72afb5SHans de Goede 	struct gc0310_device *sensor = to_gc0310_sensor(sd);
487*1e72afb5SHans de Goede 	struct i2c_client *client = v4l2_get_subdevdata(sd);
488*1e72afb5SHans de Goede 	int ret = 0;
489*1e72afb5SHans de Goede 
490*1e72afb5SHans de Goede 	cci_write(sensor->regmap, GC0310_RESET_RELATED_REG,
491*1e72afb5SHans de Goede 		  GC0310_REGISTER_PAGE_3, &ret);
492*1e72afb5SHans de Goede 	cci_write(sensor->regmap, GC0310_SW_STREAM_REG,
493*1e72afb5SHans de Goede 		  GC0310_STOP_STREAMING, &ret);
494*1e72afb5SHans de Goede 	cci_write(sensor->regmap, GC0310_RESET_RELATED_REG,
495*1e72afb5SHans de Goede 		  GC0310_REGISTER_PAGE_0, &ret);
496*1e72afb5SHans de Goede 
497*1e72afb5SHans de Goede 	pm_runtime_put(&client->dev);
498*1e72afb5SHans de Goede 	return ret;
499*1e72afb5SHans de Goede }
500*1e72afb5SHans de Goede 
501*1e72afb5SHans de Goede static int gc0310_enum_mbus_code(struct v4l2_subdev *sd,
502*1e72afb5SHans de Goede 				 struct v4l2_subdev_state *sd_state,
503*1e72afb5SHans de Goede 				 struct v4l2_subdev_mbus_code_enum *code)
504*1e72afb5SHans de Goede {
505*1e72afb5SHans de Goede 	/* We support only a single format */
506*1e72afb5SHans de Goede 	if (code->index)
507*1e72afb5SHans de Goede 		return -EINVAL;
508*1e72afb5SHans de Goede 
509*1e72afb5SHans de Goede 	code->code = MEDIA_BUS_FMT_SGRBG8_1X8;
510*1e72afb5SHans de Goede 	return 0;
511*1e72afb5SHans de Goede }
512*1e72afb5SHans de Goede 
513*1e72afb5SHans de Goede static int gc0310_enum_frame_size(struct v4l2_subdev *sd,
514*1e72afb5SHans de Goede 				  struct v4l2_subdev_state *sd_state,
515*1e72afb5SHans de Goede 				  struct v4l2_subdev_frame_size_enum *fse)
516*1e72afb5SHans de Goede {
517*1e72afb5SHans de Goede 	/* We support only a single resolution */
518*1e72afb5SHans de Goede 	if (fse->index)
519*1e72afb5SHans de Goede 		return -EINVAL;
520*1e72afb5SHans de Goede 
521*1e72afb5SHans de Goede 	fse->min_width = GC0310_NATIVE_WIDTH;
522*1e72afb5SHans de Goede 	fse->max_width = GC0310_NATIVE_WIDTH;
523*1e72afb5SHans de Goede 	fse->min_height = GC0310_NATIVE_HEIGHT;
524*1e72afb5SHans de Goede 	fse->max_height = GC0310_NATIVE_HEIGHT;
525*1e72afb5SHans de Goede 
526*1e72afb5SHans de Goede 	return 0;
527*1e72afb5SHans de Goede }
528*1e72afb5SHans de Goede 
529*1e72afb5SHans de Goede static const struct v4l2_subdev_video_ops gc0310_video_ops = {
530*1e72afb5SHans de Goede 	.s_stream = v4l2_subdev_s_stream_helper,
531*1e72afb5SHans de Goede };
532*1e72afb5SHans de Goede 
533*1e72afb5SHans de Goede static const struct v4l2_subdev_pad_ops gc0310_pad_ops = {
534*1e72afb5SHans de Goede 	.enum_mbus_code = gc0310_enum_mbus_code,
535*1e72afb5SHans de Goede 	.enum_frame_size = gc0310_enum_frame_size,
536*1e72afb5SHans de Goede 	.get_fmt = v4l2_subdev_get_fmt,
537*1e72afb5SHans de Goede 	.set_fmt = v4l2_subdev_get_fmt, /* Only 1 fixed mode supported */
538*1e72afb5SHans de Goede 	.get_selection = gc0310_get_selection,
539*1e72afb5SHans de Goede 	.set_selection = gc0310_get_selection,
540*1e72afb5SHans de Goede 	.enable_streams = gc0310_enable_streams,
541*1e72afb5SHans de Goede 	.disable_streams = gc0310_disable_streams,
542*1e72afb5SHans de Goede };
543*1e72afb5SHans de Goede 
544*1e72afb5SHans de Goede static const struct v4l2_subdev_ops gc0310_ops = {
545*1e72afb5SHans de Goede 	.video = &gc0310_video_ops,
546*1e72afb5SHans de Goede 	.pad = &gc0310_pad_ops,
547*1e72afb5SHans de Goede };
548*1e72afb5SHans de Goede 
549*1e72afb5SHans de Goede static int gc0310_init_state(struct v4l2_subdev *sd,
550*1e72afb5SHans de Goede 			     struct v4l2_subdev_state *sd_state)
551*1e72afb5SHans de Goede {
552*1e72afb5SHans de Goede 	gc0310_fill_format(v4l2_subdev_state_get_format(sd_state, 0));
553*1e72afb5SHans de Goede 	return 0;
554*1e72afb5SHans de Goede }
555*1e72afb5SHans de Goede 
556*1e72afb5SHans de Goede static const struct v4l2_subdev_internal_ops gc0310_internal_ops = {
557*1e72afb5SHans de Goede 	.init_state = gc0310_init_state,
558*1e72afb5SHans de Goede };
559*1e72afb5SHans de Goede 
560*1e72afb5SHans de Goede static int gc0310_init_controls(struct gc0310_device *sensor)
561*1e72afb5SHans de Goede {
562*1e72afb5SHans de Goede 	struct i2c_client *client = v4l2_get_subdevdata(&sensor->sd);
563*1e72afb5SHans de Goede 	struct v4l2_ctrl_handler *hdl = &sensor->ctrls.handler;
564*1e72afb5SHans de Goede 	struct v4l2_fwnode_device_properties props;
565*1e72afb5SHans de Goede 	int exp_max, ret;
566*1e72afb5SHans de Goede 
567*1e72afb5SHans de Goede 	v4l2_ctrl_handler_init(hdl, 8);
568*1e72afb5SHans de Goede 
569*1e72afb5SHans de Goede 	/* Use the same lock for controls as for everything else */
570*1e72afb5SHans de Goede 	sensor->sd.ctrl_handler = hdl;
571*1e72afb5SHans de Goede 
572*1e72afb5SHans de Goede 	exp_max = GC0310_NATIVE_HEIGHT + GC0310_V_BLANK_DEFAULT;
573*1e72afb5SHans de Goede 	sensor->ctrls.exposure =
574*1e72afb5SHans de Goede 		v4l2_ctrl_new_std(hdl, &ctrl_ops, V4L2_CID_EXPOSURE, 0,
575*1e72afb5SHans de Goede 				  exp_max, 1, exp_max);
576*1e72afb5SHans de Goede 
577*1e72afb5SHans de Goede 	/* 32 steps at base gain 1 + 64 half steps at base gain 2 */
578*1e72afb5SHans de Goede 	sensor->ctrls.gain =
579*1e72afb5SHans de Goede 		v4l2_ctrl_new_std(hdl, &ctrl_ops, V4L2_CID_ANALOGUE_GAIN, 0, 95, 1, 31);
580*1e72afb5SHans de Goede 
581*1e72afb5SHans de Goede 	sensor->ctrls.link_freq =
582*1e72afb5SHans de Goede 		v4l2_ctrl_new_int_menu(hdl, NULL, V4L2_CID_LINK_FREQ,
583*1e72afb5SHans de Goede 				       0, 0, link_freq_menu_items);
584*1e72afb5SHans de Goede 	sensor->ctrls.pixel_rate =
585*1e72afb5SHans de Goede 		v4l2_ctrl_new_std(hdl, NULL, V4L2_CID_PIXEL_RATE, 0,
586*1e72afb5SHans de Goede 				  GC0310_PIXELRATE, 1, GC0310_PIXELRATE);
587*1e72afb5SHans de Goede 
588*1e72afb5SHans de Goede 	sensor->ctrls.vblank =
589*1e72afb5SHans de Goede 		v4l2_ctrl_new_std(hdl, &ctrl_ops, V4L2_CID_VBLANK,
590*1e72afb5SHans de Goede 				  GC0310_V_BLANK_MIN,
591*1e72afb5SHans de Goede 				  GC0310_V_BLANK_MAX, 1,
592*1e72afb5SHans de Goede 				  GC0310_V_BLANK_DEFAULT);
593*1e72afb5SHans de Goede 
594*1e72afb5SHans de Goede 	sensor->ctrls.hblank =
595*1e72afb5SHans de Goede 		v4l2_ctrl_new_std(hdl, NULL, V4L2_CID_HBLANK,
596*1e72afb5SHans de Goede 				  GC0310_H_BLANK_DEFAULT,
597*1e72afb5SHans de Goede 				  GC0310_H_BLANK_DEFAULT, 1,
598*1e72afb5SHans de Goede 				  GC0310_H_BLANK_DEFAULT);
599*1e72afb5SHans de Goede 
600*1e72afb5SHans de Goede 	ret = v4l2_fwnode_device_parse(&client->dev, &props);
601*1e72afb5SHans de Goede 	if (ret)
602*1e72afb5SHans de Goede 		return ret;
603*1e72afb5SHans de Goede 
604*1e72afb5SHans de Goede 	v4l2_ctrl_new_fwnode_properties(hdl, &ctrl_ops, &props);
605*1e72afb5SHans de Goede 
606*1e72afb5SHans de Goede 	if (hdl->error)
607*1e72afb5SHans de Goede 		return hdl->error;
608*1e72afb5SHans de Goede 
609*1e72afb5SHans de Goede 	sensor->ctrls.pixel_rate->flags |= V4L2_CTRL_FLAG_READ_ONLY;
610*1e72afb5SHans de Goede 	sensor->ctrls.link_freq->flags |= V4L2_CTRL_FLAG_READ_ONLY;
611*1e72afb5SHans de Goede 	sensor->ctrls.hblank->flags |= V4L2_CTRL_FLAG_READ_ONLY;
612*1e72afb5SHans de Goede 	return 0;
613*1e72afb5SHans de Goede }
614*1e72afb5SHans de Goede 
615*1e72afb5SHans de Goede static void gc0310_remove(struct i2c_client *client)
616*1e72afb5SHans de Goede {
617*1e72afb5SHans de Goede 	struct v4l2_subdev *sd = i2c_get_clientdata(client);
618*1e72afb5SHans de Goede 	struct gc0310_device *sensor = to_gc0310_sensor(sd);
619*1e72afb5SHans de Goede 
620*1e72afb5SHans de Goede 	v4l2_async_unregister_subdev(sd);
621*1e72afb5SHans de Goede 	v4l2_subdev_cleanup(sd);
622*1e72afb5SHans de Goede 	media_entity_cleanup(&sensor->sd.entity);
623*1e72afb5SHans de Goede 	v4l2_ctrl_handler_free(&sensor->ctrls.handler);
624*1e72afb5SHans de Goede 	pm_runtime_disable(&client->dev);
625*1e72afb5SHans de Goede 	if (!pm_runtime_status_suspended(&client->dev)) {
626*1e72afb5SHans de Goede 		gc0310_power_off(&client->dev);
627*1e72afb5SHans de Goede 		pm_runtime_set_suspended(&client->dev);
628*1e72afb5SHans de Goede 	}
629*1e72afb5SHans de Goede }
630*1e72afb5SHans de Goede 
631*1e72afb5SHans de Goede static int gc0310_check_hwcfg(struct device *dev)
632*1e72afb5SHans de Goede {
633*1e72afb5SHans de Goede 	struct v4l2_fwnode_endpoint bus_cfg = {
634*1e72afb5SHans de Goede 		.bus_type = V4L2_MBUS_CSI2_DPHY,
635*1e72afb5SHans de Goede 	};
636*1e72afb5SHans de Goede 	struct fwnode_handle *ep_fwnode;
637*1e72afb5SHans de Goede 	unsigned long link_freq_bitmap;
638*1e72afb5SHans de Goede 	u32 mclk;
639*1e72afb5SHans de Goede 	int ret;
640*1e72afb5SHans de Goede 
641*1e72afb5SHans de Goede 	/*
642*1e72afb5SHans de Goede 	 * Sometimes the fwnode graph is initialized by the bridge driver.
643*1e72afb5SHans de Goede 	 * Bridge drivers doing this may also add GPIO mappings, wait for this.
644*1e72afb5SHans de Goede 	 */
645*1e72afb5SHans de Goede 	ep_fwnode = fwnode_graph_get_endpoint_by_id(dev_fwnode(dev), 0, 0, 0);
646*1e72afb5SHans de Goede 	if (!ep_fwnode)
647*1e72afb5SHans de Goede 		return dev_err_probe(dev, -EPROBE_DEFER,
648*1e72afb5SHans de Goede 				     "waiting for fwnode graph endpoint\n");
649*1e72afb5SHans de Goede 
650*1e72afb5SHans de Goede 	ret = fwnode_property_read_u32(dev_fwnode(dev), "clock-frequency",
651*1e72afb5SHans de Goede 				       &mclk);
652*1e72afb5SHans de Goede 	if (ret) {
653*1e72afb5SHans de Goede 		fwnode_handle_put(ep_fwnode);
654*1e72afb5SHans de Goede 		return dev_err_probe(dev, ret,
655*1e72afb5SHans de Goede 				     "reading clock-frequency property\n");
656*1e72afb5SHans de Goede 	}
657*1e72afb5SHans de Goede 
658*1e72afb5SHans de Goede 	if (mclk != GC0310_MCLK_FREQ) {
659*1e72afb5SHans de Goede 		fwnode_handle_put(ep_fwnode);
660*1e72afb5SHans de Goede 		return dev_err_probe(dev, -EINVAL,
661*1e72afb5SHans de Goede 				     "external clock %u is not supported\n",
662*1e72afb5SHans de Goede 				     mclk);
663*1e72afb5SHans de Goede 	}
664*1e72afb5SHans de Goede 
665*1e72afb5SHans de Goede 	ret = v4l2_fwnode_endpoint_alloc_parse(ep_fwnode, &bus_cfg);
666*1e72afb5SHans de Goede 	fwnode_handle_put(ep_fwnode);
667*1e72afb5SHans de Goede 	if (ret)
668*1e72afb5SHans de Goede 		return dev_err_probe(dev, ret, "parsing endpoint failed\n");
669*1e72afb5SHans de Goede 
670*1e72afb5SHans de Goede 	ret = v4l2_link_freq_to_bitmap(dev, bus_cfg.link_frequencies,
671*1e72afb5SHans de Goede 				       bus_cfg.nr_of_link_frequencies,
672*1e72afb5SHans de Goede 				       link_freq_menu_items,
673*1e72afb5SHans de Goede 				       ARRAY_SIZE(link_freq_menu_items),
674*1e72afb5SHans de Goede 				       &link_freq_bitmap);
675*1e72afb5SHans de Goede 
676*1e72afb5SHans de Goede 	if (ret == 0 && bus_cfg.bus.mipi_csi2.num_data_lanes != 1)
677*1e72afb5SHans de Goede 		ret = dev_err_probe(dev, -EINVAL,
678*1e72afb5SHans de Goede 				    "number of CSI2 data lanes %u is not supported\n",
679*1e72afb5SHans de Goede 				    bus_cfg.bus.mipi_csi2.num_data_lanes);
680*1e72afb5SHans de Goede 
681*1e72afb5SHans de Goede 	v4l2_fwnode_endpoint_free(&bus_cfg);
682*1e72afb5SHans de Goede 	return ret;
683*1e72afb5SHans de Goede }
684*1e72afb5SHans de Goede 
685*1e72afb5SHans de Goede static int gc0310_probe(struct i2c_client *client)
686*1e72afb5SHans de Goede {
687*1e72afb5SHans de Goede 	struct gc0310_device *sensor;
688*1e72afb5SHans de Goede 	int ret;
689*1e72afb5SHans de Goede 
690*1e72afb5SHans de Goede 	ret = gc0310_check_hwcfg(&client->dev);
691*1e72afb5SHans de Goede 	if (ret)
692*1e72afb5SHans de Goede 		return ret;
693*1e72afb5SHans de Goede 
694*1e72afb5SHans de Goede 	sensor = devm_kzalloc(&client->dev, sizeof(*sensor), GFP_KERNEL);
695*1e72afb5SHans de Goede 	if (!sensor)
696*1e72afb5SHans de Goede 		return -ENOMEM;
697*1e72afb5SHans de Goede 
698*1e72afb5SHans de Goede 	sensor->reset = devm_gpiod_get(&client->dev, "reset", GPIOD_OUT_HIGH);
699*1e72afb5SHans de Goede 	if (IS_ERR(sensor->reset)) {
700*1e72afb5SHans de Goede 		return dev_err_probe(&client->dev, PTR_ERR(sensor->reset),
701*1e72afb5SHans de Goede 				     "getting reset GPIO\n");
702*1e72afb5SHans de Goede 	}
703*1e72afb5SHans de Goede 
704*1e72afb5SHans de Goede 	sensor->powerdown = devm_gpiod_get(&client->dev, "powerdown", GPIOD_OUT_HIGH);
705*1e72afb5SHans de Goede 	if (IS_ERR(sensor->powerdown)) {
706*1e72afb5SHans de Goede 		return dev_err_probe(&client->dev, PTR_ERR(sensor->powerdown),
707*1e72afb5SHans de Goede 				     "getting powerdown GPIO\n");
708*1e72afb5SHans de Goede 	}
709*1e72afb5SHans de Goede 
710*1e72afb5SHans de Goede 	v4l2_i2c_subdev_init(&sensor->sd, client, &gc0310_ops);
711*1e72afb5SHans de Goede 
712*1e72afb5SHans de Goede 	sensor->regmap = devm_cci_regmap_init_i2c(client, 8);
713*1e72afb5SHans de Goede 	if (IS_ERR(sensor->regmap))
714*1e72afb5SHans de Goede 		return PTR_ERR(sensor->regmap);
715*1e72afb5SHans de Goede 
716*1e72afb5SHans de Goede 	gc0310_power_on(&client->dev);
717*1e72afb5SHans de Goede 
718*1e72afb5SHans de Goede 	pm_runtime_set_active(&client->dev);
719*1e72afb5SHans de Goede 	pm_runtime_get_noresume(&client->dev);
720*1e72afb5SHans de Goede 	pm_runtime_enable(&client->dev);
721*1e72afb5SHans de Goede 
722*1e72afb5SHans de Goede 	ret = gc0310_detect(sensor);
723*1e72afb5SHans de Goede 	if (ret)
724*1e72afb5SHans de Goede 		goto err_power_down;
725*1e72afb5SHans de Goede 
726*1e72afb5SHans de Goede 	sensor->sd.internal_ops = &gc0310_internal_ops;
727*1e72afb5SHans de Goede 	sensor->sd.flags |= V4L2_SUBDEV_FL_HAS_DEVNODE;
728*1e72afb5SHans de Goede 	sensor->pad.flags = MEDIA_PAD_FL_SOURCE;
729*1e72afb5SHans de Goede 	sensor->sd.entity.function = MEDIA_ENT_F_CAM_SENSOR;
730*1e72afb5SHans de Goede 
731*1e72afb5SHans de Goede 	ret = gc0310_init_controls(sensor);
732*1e72afb5SHans de Goede 	if (ret)
733*1e72afb5SHans de Goede 		goto err_power_down;
734*1e72afb5SHans de Goede 
735*1e72afb5SHans de Goede 	ret = media_entity_pads_init(&sensor->sd.entity, 1, &sensor->pad);
736*1e72afb5SHans de Goede 	if (ret)
737*1e72afb5SHans de Goede 		goto err_power_down;
738*1e72afb5SHans de Goede 
739*1e72afb5SHans de Goede 	sensor->sd.state_lock = sensor->ctrls.handler.lock;
740*1e72afb5SHans de Goede 	ret = v4l2_subdev_init_finalize(&sensor->sd);
741*1e72afb5SHans de Goede 	if (ret)
742*1e72afb5SHans de Goede 		goto err_power_down;
743*1e72afb5SHans de Goede 
744*1e72afb5SHans de Goede 	ret = v4l2_async_register_subdev_sensor(&sensor->sd);
745*1e72afb5SHans de Goede 	if (ret)
746*1e72afb5SHans de Goede 		goto err_power_down;
747*1e72afb5SHans de Goede 
748*1e72afb5SHans de Goede 	pm_runtime_set_autosuspend_delay(&client->dev, 1000);
749*1e72afb5SHans de Goede 	pm_runtime_use_autosuspend(&client->dev);
750*1e72afb5SHans de Goede 	pm_runtime_put_autosuspend(&client->dev);
751*1e72afb5SHans de Goede 
752*1e72afb5SHans de Goede 	return 0;
753*1e72afb5SHans de Goede 
754*1e72afb5SHans de Goede err_power_down:
755*1e72afb5SHans de Goede 	pm_runtime_put_noidle(&client->dev);
756*1e72afb5SHans de Goede 	gc0310_remove(client);
757*1e72afb5SHans de Goede 	return ret;
758*1e72afb5SHans de Goede }
759*1e72afb5SHans de Goede 
760*1e72afb5SHans de Goede static DEFINE_RUNTIME_DEV_PM_OPS(gc0310_pm_ops,
761*1e72afb5SHans de Goede 				 gc0310_power_off, gc0310_power_on, NULL);
762*1e72afb5SHans de Goede 
763*1e72afb5SHans de Goede static const struct acpi_device_id gc0310_acpi_match[] = {
764*1e72afb5SHans de Goede 	{"INT0310"},
765*1e72afb5SHans de Goede 	{},
766*1e72afb5SHans de Goede };
767*1e72afb5SHans de Goede MODULE_DEVICE_TABLE(acpi, gc0310_acpi_match);
768*1e72afb5SHans de Goede 
769*1e72afb5SHans de Goede static struct i2c_driver gc0310_driver = {
770*1e72afb5SHans de Goede 	.driver = {
771*1e72afb5SHans de Goede 		.name = "gc0310",
772*1e72afb5SHans de Goede 		.pm = pm_sleep_ptr(&gc0310_pm_ops),
773*1e72afb5SHans de Goede 		.acpi_match_table = gc0310_acpi_match,
774*1e72afb5SHans de Goede 	},
775*1e72afb5SHans de Goede 	.probe = gc0310_probe,
776*1e72afb5SHans de Goede 	.remove = gc0310_remove,
777*1e72afb5SHans de Goede };
778*1e72afb5SHans de Goede module_i2c_driver(gc0310_driver);
779*1e72afb5SHans de Goede 
780*1e72afb5SHans de Goede MODULE_AUTHOR("Lai, Angie <angie.lai@intel.com>");
781*1e72afb5SHans de Goede MODULE_AUTHOR("Hans de Goede <hansg@kernel.org>");
782*1e72afb5SHans de Goede MODULE_DESCRIPTION("A low-level driver for GalaxyCore GC0310 sensors");
783*1e72afb5SHans de Goede MODULE_LICENSE("GPL");
784