1*82c29810SThomas Gleixner /* SPDX-License-Identifier: GPL-2.0-only */ 2a900845eSKarsten Keil /* 3a900845eSKarsten Keil * NETjet common header file 4a900845eSKarsten Keil * 5a900845eSKarsten Keil * Author Karsten Keil 6a900845eSKarsten Keil * based on work of Matt Henderson and Daniel Potts, 7a900845eSKarsten Keil * Traverse Technologies P/L www.traverse.com.au 8a900845eSKarsten Keil * 9a900845eSKarsten Keil * Copyright 2009 by Karsten Keil <keil@isdn4linux.de> 10a900845eSKarsten Keil */ 11a900845eSKarsten Keil 12a900845eSKarsten Keil #define NJ_CTRL 0x00 13a900845eSKarsten Keil #define NJ_DMACTRL 0x01 14a900845eSKarsten Keil #define NJ_AUXCTRL 0x02 15a900845eSKarsten Keil #define NJ_AUXDATA 0x03 16a900845eSKarsten Keil #define NJ_IRQMASK0 0x04 17a900845eSKarsten Keil #define NJ_IRQMASK1 0x05 18a900845eSKarsten Keil #define NJ_IRQSTAT0 0x06 19a900845eSKarsten Keil #define NJ_IRQSTAT1 0x07 20a900845eSKarsten Keil #define NJ_DMA_READ_START 0x08 21a900845eSKarsten Keil #define NJ_DMA_READ_IRQ 0x0c 22a900845eSKarsten Keil #define NJ_DMA_READ_END 0x10 23a900845eSKarsten Keil #define NJ_DMA_READ_ADR 0x14 24a900845eSKarsten Keil #define NJ_DMA_WRITE_START 0x18 25a900845eSKarsten Keil #define NJ_DMA_WRITE_IRQ 0x1c 26a900845eSKarsten Keil #define NJ_DMA_WRITE_END 0x20 27a900845eSKarsten Keil #define NJ_DMA_WRITE_ADR 0x24 28a900845eSKarsten Keil #define NJ_PULSE_CNT 0x28 29a900845eSKarsten Keil 30a900845eSKarsten Keil #define NJ_ISAC_OFF 0xc0 31a900845eSKarsten Keil #define NJ_ISACIRQ 0x10 32a900845eSKarsten Keil 33a900845eSKarsten Keil #define NJ_IRQM0_RD_MASK 0x03 34a900845eSKarsten Keil #define NJ_IRQM0_RD_IRQ 0x01 35a900845eSKarsten Keil #define NJ_IRQM0_RD_END 0x02 36a900845eSKarsten Keil #define NJ_IRQM0_WR_MASK 0x0c 37a900845eSKarsten Keil #define NJ_IRQM0_WR_IRQ 0x04 38a900845eSKarsten Keil #define NJ_IRQM0_WR_END 0x08 39a900845eSKarsten Keil 40a900845eSKarsten Keil /* one page here is no need to be smaller */ 41a900845eSKarsten Keil #define NJ_DMA_SIZE 4096 42a900845eSKarsten Keil /* 2 * 64 byte is a compromise between IRQ count and latency */ 43a900845eSKarsten Keil #define NJ_DMA_RXSIZE 128 /* 2 * 64 */ 44a900845eSKarsten Keil #define NJ_DMA_TXSIZE 128 /* 2 * 64 */ 45