15c0ebbd3STomasz Jeznach# SPDX-License-Identifier: GPL-2.0-only 25c0ebbd3STomasz Jeznach# RISC-V IOMMU support 35c0ebbd3STomasz Jeznach 45c0ebbd3STomasz Jeznachconfig RISCV_IOMMU 55c0ebbd3STomasz Jeznach bool "RISC-V IOMMU Support" 65c0ebbd3STomasz Jeznach depends on RISCV && 64BIT 75c0ebbd3STomasz Jeznach default y 85c0ebbd3STomasz Jeznach select IOMMU_API 95c0ebbd3STomasz Jeznach help 105c0ebbd3STomasz Jeznach Support for implementations of the RISC-V IOMMU architecture that 115c0ebbd3STomasz Jeznach complements the RISC-V MMU capabilities, providing similar address 125c0ebbd3STomasz Jeznach translation and protection functions for accesses from I/O devices. 135c0ebbd3STomasz Jeznach 145c0ebbd3STomasz Jeznach Say Y here if your SoC includes an IOMMU device implementing 155c0ebbd3STomasz Jeznach the RISC-V IOMMU architecture. 16*68682e95STomasz Jeznach 17*68682e95STomasz Jeznachconfig RISCV_IOMMU_PCI 18*68682e95STomasz Jeznach def_bool y if RISCV_IOMMU && PCI_MSI 19*68682e95STomasz Jeznach help 20*68682e95STomasz Jeznach Support for the PCIe implementation of RISC-V IOMMU architecture. 21