1*dbf21777SIcenowy Zheng /* SPDX-License-Identifier: GPL-2.0-only */ 2*dbf21777SIcenowy Zheng /* 3*dbf21777SIcenowy Zheng * Copyright (C) 2025 Icenowy Zheng <uwu@icenowy.me> 4*dbf21777SIcenowy Zheng * 5*dbf21777SIcenowy Zheng * Based on vs_dc_hw.h, which is: 6*dbf21777SIcenowy Zheng * Copyright (C) 2023 VeriSilicon Holdings Co., Ltd. 7*dbf21777SIcenowy Zheng */ 8*dbf21777SIcenowy Zheng 9*dbf21777SIcenowy Zheng #ifndef _VS_DC_TOP_H_ 10*dbf21777SIcenowy Zheng #define _VS_DC_TOP_H_ 11*dbf21777SIcenowy Zheng 12*dbf21777SIcenowy Zheng #include <linux/bits.h> 13*dbf21777SIcenowy Zheng 14*dbf21777SIcenowy Zheng #define VSDC_TOP_RST 0x0000 15*dbf21777SIcenowy Zheng 16*dbf21777SIcenowy Zheng #define VSDC_TOP_IRQ_ACK 0x0010 17*dbf21777SIcenowy Zheng #define VSDC_TOP_IRQ_VSYNC(n) BIT(n) 18*dbf21777SIcenowy Zheng 19*dbf21777SIcenowy Zheng #define VSDC_TOP_IRQ_EN 0x0014 20*dbf21777SIcenowy Zheng 21*dbf21777SIcenowy Zheng #define VSDC_TOP_CHIP_MODEL 0x0020 22*dbf21777SIcenowy Zheng 23*dbf21777SIcenowy Zheng #define VSDC_TOP_CHIP_REV 0x0024 24*dbf21777SIcenowy Zheng 25*dbf21777SIcenowy Zheng #define VSDC_TOP_CHIP_CUSTOMER_ID 0x0030 26*dbf21777SIcenowy Zheng 27*dbf21777SIcenowy Zheng #endif /* _VS_DC_TOP_H_ */ 28