xref: /linux/drivers/gpu/drm/v3d/v3d_power.c (revision fab183d632628381b466a41479489541ac0e29a0)
1458f2a71SMaíra Canal // SPDX-License-Identifier: GPL-2.0+
2458f2a71SMaíra Canal /* Copyright (C) 2026 Raspberry Pi */
3458f2a71SMaíra Canal 
4458f2a71SMaíra Canal #include <linux/clk.h>
5458f2a71SMaíra Canal 
6458f2a71SMaíra Canal #include <drm/drm_print.h>
7458f2a71SMaíra Canal 
8458f2a71SMaíra Canal #include "v3d_drv.h"
9458f2a71SMaíra Canal #include "v3d_regs.h"
10458f2a71SMaíra Canal 
11458f2a71SMaíra Canal static int
v3d_resume_sms(struct v3d_dev * v3d)12458f2a71SMaíra Canal v3d_resume_sms(struct v3d_dev *v3d)
13458f2a71SMaíra Canal {
14458f2a71SMaíra Canal 	if (v3d->ver < V3D_GEN_71)
15458f2a71SMaíra Canal 		return 0;
16458f2a71SMaíra Canal 
17458f2a71SMaíra Canal 	V3D_SMS_WRITE(V3D_SMS_TEE_CS, V3D_SMS_CLEAR_POWER_OFF);
18458f2a71SMaíra Canal 
19458f2a71SMaíra Canal 	if (wait_for((V3D_GET_FIELD(V3D_SMS_READ(V3D_SMS_TEE_CS),
20458f2a71SMaíra Canal 				    V3D_SMS_STATE) == V3D_SMS_IDLE), 100)) {
21458f2a71SMaíra Canal 		drm_err(&v3d->drm, "Failed to power up SMS\n");
22458f2a71SMaíra Canal 		return -ETIMEDOUT;
23458f2a71SMaíra Canal 	}
24458f2a71SMaíra Canal 
25458f2a71SMaíra Canal 	v3d_reset_sms(v3d);
26458f2a71SMaíra Canal 
27458f2a71SMaíra Canal 	return 0;
28458f2a71SMaíra Canal }
29458f2a71SMaíra Canal 
30458f2a71SMaíra Canal static int
v3d_suspend_sms(struct v3d_dev * v3d)31458f2a71SMaíra Canal v3d_suspend_sms(struct v3d_dev *v3d)
32458f2a71SMaíra Canal {
33458f2a71SMaíra Canal 	if (v3d->ver < V3D_GEN_71)
34458f2a71SMaíra Canal 		return 0;
35458f2a71SMaíra Canal 
36458f2a71SMaíra Canal 	V3D_SMS_WRITE(V3D_SMS_TEE_CS, V3D_SMS_POWER_OFF);
37458f2a71SMaíra Canal 
38458f2a71SMaíra Canal 	if (wait_for((V3D_GET_FIELD(V3D_SMS_READ(V3D_SMS_TEE_CS),
39458f2a71SMaíra Canal 				    V3D_SMS_STATE) == V3D_SMS_POWER_OFF_STATE), 100)) {
40458f2a71SMaíra Canal 		drm_err(&v3d->drm, "Failed to power off SMS\n");
41458f2a71SMaíra Canal 		return -ETIMEDOUT;
42458f2a71SMaíra Canal 	}
43458f2a71SMaíra Canal 
44458f2a71SMaíra Canal 	return 0;
45458f2a71SMaíra Canal }
46458f2a71SMaíra Canal 
v3d_power_suspend(struct device * dev)47458f2a71SMaíra Canal int v3d_power_suspend(struct device *dev)
48458f2a71SMaíra Canal {
49458f2a71SMaíra Canal 	struct drm_device *drm = dev_get_drvdata(dev);
50458f2a71SMaíra Canal 	struct v3d_dev *v3d = to_v3d_dev(drm);
51458f2a71SMaíra Canal 	int ret;
52458f2a71SMaíra Canal 
53458f2a71SMaíra Canal 	v3d_irq_disable(v3d);
54458f2a71SMaíra Canal 
55b81e8b02SMaíra Canal 	v3d_clean_caches(v3d);
56b81e8b02SMaíra Canal 
57*07e769baSMaíra Canal 	/* Wait until V3D has no active or pending AXI transactions. */
58*07e769baSMaíra Canal 	v3d_idle_axi(v3d, 0);
59*07e769baSMaíra Canal 	v3d_idle_gca(v3d);
60*07e769baSMaíra Canal 
61458f2a71SMaíra Canal 	ret = v3d_suspend_sms(v3d);
62458f2a71SMaíra Canal 	if (ret) {
63*07e769baSMaíra Canal 		/* Staying active: undo the GMP STOP_REQ from v3d_idle_axi(). */
64*07e769baSMaíra Canal 		V3D_WRITE(V3D_GMP_CFG(v3d->ver),
65*07e769baSMaíra Canal 			  V3D_READ(V3D_GMP_CFG(v3d->ver)) & ~V3D_GMP_CFG_STOP_REQ);
66458f2a71SMaíra Canal 		v3d_irq_enable(v3d);
67458f2a71SMaíra Canal 		return ret;
68458f2a71SMaíra Canal 	}
69458f2a71SMaíra Canal 
70458f2a71SMaíra Canal 	clk_disable_unprepare(v3d->clk);
71458f2a71SMaíra Canal 
72458f2a71SMaíra Canal 	return 0;
73458f2a71SMaíra Canal }
74458f2a71SMaíra Canal 
v3d_power_resume(struct device * dev)75458f2a71SMaíra Canal int v3d_power_resume(struct device *dev)
76458f2a71SMaíra Canal {
77458f2a71SMaíra Canal 	struct drm_device *drm = dev_get_drvdata(dev);
78458f2a71SMaíra Canal 	struct v3d_dev *v3d = to_v3d_dev(drm);
79458f2a71SMaíra Canal 	int ret;
80458f2a71SMaíra Canal 
81458f2a71SMaíra Canal 	ret = clk_prepare_enable(v3d->clk);
82458f2a71SMaíra Canal 	if (ret)
83458f2a71SMaíra Canal 		return ret;
84458f2a71SMaíra Canal 
85458f2a71SMaíra Canal 	ret = v3d_resume_sms(v3d);
86458f2a71SMaíra Canal 	if (ret) {
87458f2a71SMaíra Canal 		clk_disable_unprepare(v3d->clk);
88458f2a71SMaíra Canal 		return ret;
89458f2a71SMaíra Canal 	}
90458f2a71SMaíra Canal 
91458f2a71SMaíra Canal 	v3d_init_hw_state(v3d);
92458f2a71SMaíra Canal 	v3d_mmu_set_page_table(v3d);
93458f2a71SMaíra Canal 	v3d_irq_enable(v3d);
94458f2a71SMaíra Canal 
95458f2a71SMaíra Canal 	return 0;
96458f2a71SMaíra Canal }
97