1*5615e78eSJani Nikula /* SPDX-License-Identifier: MIT */ 2*5615e78eSJani Nikula /* Copyright © 2025 Intel Corporation */ 3*5615e78eSJani Nikula 4*5615e78eSJani Nikula #ifndef __VLV_CLOCK_H__ 5*5615e78eSJani Nikula #define __VLV_CLOCK_H__ 6*5615e78eSJani Nikula 7*5615e78eSJani Nikula struct drm_device; 8*5615e78eSJani Nikula 9*5615e78eSJani Nikula #ifdef I915 10*5615e78eSJani Nikula int vlv_clock_get_hpll_vco(struct drm_device *drm); 11*5615e78eSJani Nikula int vlv_clock_get_hrawclk(struct drm_device *drm); 12*5615e78eSJani Nikula int vlv_clock_get_czclk(struct drm_device *drm); 13*5615e78eSJani Nikula int vlv_clock_get_cdclk(struct drm_device *drm); 14*5615e78eSJani Nikula int vlv_clock_get_gpll(struct drm_device *drm); 15*5615e78eSJani Nikula #else 16*5615e78eSJani Nikula static inline int vlv_clock_get_hpll_vco(struct drm_device *drm) 17*5615e78eSJani Nikula { 18*5615e78eSJani Nikula return 0; 19*5615e78eSJani Nikula } 20*5615e78eSJani Nikula static inline int vlv_clock_get_hrawclk(struct drm_device *drm) 21*5615e78eSJani Nikula { 22*5615e78eSJani Nikula return 0; 23*5615e78eSJani Nikula } 24*5615e78eSJani Nikula static inline int vlv_clock_get_czclk(struct drm_device *drm) 25*5615e78eSJani Nikula { 26*5615e78eSJani Nikula return 0; 27*5615e78eSJani Nikula } 28*5615e78eSJani Nikula static inline int vlv_clock_get_cdclk(struct drm_device *drm) 29*5615e78eSJani Nikula { 30*5615e78eSJani Nikula return 0; 31*5615e78eSJani Nikula } 32*5615e78eSJani Nikula static inline int vlv_clock_get_gpll(struct drm_device *drm) 33*5615e78eSJani Nikula { 34*5615e78eSJani Nikula return 0; 35*5615e78eSJani Nikula } 36*5615e78eSJani Nikula #endif 37*5615e78eSJani Nikula 38*5615e78eSJani Nikula #endif /* __VLV_CLOCK_H__ */ 39