xref: /linux/drivers/clk/mediatek/clk-mt8173-vdecsys.c (revision 4c02c9af3cb9449cd176300b288e8addb5083934)
1*4c02c9afSAngeloGioacchino Del Regno // SPDX-License-Identifier: GPL-2.0-only
2*4c02c9afSAngeloGioacchino Del Regno /*
3*4c02c9afSAngeloGioacchino Del Regno  * Copyright (c) 2014 MediaTek Inc.
4*4c02c9afSAngeloGioacchino Del Regno  * Copyright (c) 2022 Collabora Ltd.
5*4c02c9afSAngeloGioacchino Del Regno  * Author: AngeloGioacchino Del Regno <angelogioacchino.delregno@collabora.com>
6*4c02c9afSAngeloGioacchino Del Regno  */
7*4c02c9afSAngeloGioacchino Del Regno 
8*4c02c9afSAngeloGioacchino Del Regno #include <dt-bindings/clock/mt8173-clk.h>
9*4c02c9afSAngeloGioacchino Del Regno #include <linux/module.h>
10*4c02c9afSAngeloGioacchino Del Regno #include <linux/platform_device.h>
11*4c02c9afSAngeloGioacchino Del Regno #include "clk-gate.h"
12*4c02c9afSAngeloGioacchino Del Regno #include "clk-mtk.h"
13*4c02c9afSAngeloGioacchino Del Regno 
14*4c02c9afSAngeloGioacchino Del Regno #define GATE_VDEC(_id, _name, _parent, _regs)			\
15*4c02c9afSAngeloGioacchino Del Regno 		GATE_MTK(_id, _name, _parent, _regs, 0,		\
16*4c02c9afSAngeloGioacchino Del Regno 			 &mtk_clk_gate_ops_setclr_inv)
17*4c02c9afSAngeloGioacchino Del Regno 
18*4c02c9afSAngeloGioacchino Del Regno static const struct mtk_gate_regs vdec0_cg_regs = {
19*4c02c9afSAngeloGioacchino Del Regno 	.set_ofs = 0x0000,
20*4c02c9afSAngeloGioacchino Del Regno 	.clr_ofs = 0x0004,
21*4c02c9afSAngeloGioacchino Del Regno 	.sta_ofs = 0x0000,
22*4c02c9afSAngeloGioacchino Del Regno };
23*4c02c9afSAngeloGioacchino Del Regno 
24*4c02c9afSAngeloGioacchino Del Regno static const struct mtk_gate_regs vdec1_cg_regs = {
25*4c02c9afSAngeloGioacchino Del Regno 	.set_ofs = 0x0008,
26*4c02c9afSAngeloGioacchino Del Regno 	.clr_ofs = 0x000c,
27*4c02c9afSAngeloGioacchino Del Regno 	.sta_ofs = 0x0008,
28*4c02c9afSAngeloGioacchino Del Regno };
29*4c02c9afSAngeloGioacchino Del Regno 
30*4c02c9afSAngeloGioacchino Del Regno static const struct mtk_gate vdec_clks[] = {
31*4c02c9afSAngeloGioacchino Del Regno 	GATE_DUMMY(CLK_DUMMY, "vdec_dummy"),
32*4c02c9afSAngeloGioacchino Del Regno 	GATE_VDEC(CLK_VDEC_CKEN, "vdec_cken", "vdec_sel", &vdec0_cg_regs),
33*4c02c9afSAngeloGioacchino Del Regno 	GATE_VDEC(CLK_VDEC_LARB_CKEN, "vdec_larb_cken", "mm_sel", &vdec1_cg_regs),
34*4c02c9afSAngeloGioacchino Del Regno };
35*4c02c9afSAngeloGioacchino Del Regno 
36*4c02c9afSAngeloGioacchino Del Regno static const struct mtk_clk_desc vdec_desc = {
37*4c02c9afSAngeloGioacchino Del Regno 	.clks = vdec_clks,
38*4c02c9afSAngeloGioacchino Del Regno 	.num_clks = ARRAY_SIZE(vdec_clks),
39*4c02c9afSAngeloGioacchino Del Regno };
40*4c02c9afSAngeloGioacchino Del Regno 
41*4c02c9afSAngeloGioacchino Del Regno static const struct of_device_id of_match_clk_mt8173_vdecsys[] = {
42*4c02c9afSAngeloGioacchino Del Regno 	{ .compatible = "mediatek,mt8173-vdecsys", .data = &vdec_desc },
43*4c02c9afSAngeloGioacchino Del Regno 	{ /* sentinel */ }
44*4c02c9afSAngeloGioacchino Del Regno };
45*4c02c9afSAngeloGioacchino Del Regno 
46*4c02c9afSAngeloGioacchino Del Regno static struct platform_driver clk_mt8173_vdecsys_drv = {
47*4c02c9afSAngeloGioacchino Del Regno 	.probe = mtk_clk_simple_probe,
48*4c02c9afSAngeloGioacchino Del Regno 	.remove = mtk_clk_simple_remove,
49*4c02c9afSAngeloGioacchino Del Regno 	.driver = {
50*4c02c9afSAngeloGioacchino Del Regno 		.name = "clk-mt8173-vdecsys",
51*4c02c9afSAngeloGioacchino Del Regno 		.of_match_table = of_match_clk_mt8173_vdecsys,
52*4c02c9afSAngeloGioacchino Del Regno 	},
53*4c02c9afSAngeloGioacchino Del Regno };
54*4c02c9afSAngeloGioacchino Del Regno module_platform_driver(clk_mt8173_vdecsys_drv);
55*4c02c9afSAngeloGioacchino Del Regno 
56*4c02c9afSAngeloGioacchino Del Regno MODULE_DESCRIPTION("MediaTek MT8173 vdecsys clocks driver");
57*4c02c9afSAngeloGioacchino Del Regno MODULE_LICENSE("GPL");
58