1*dba27d02SJan Kiszka// SPDX-License-Identifier: GPL-2.0 2*dba27d02SJan Kiszka/* 3*dba27d02SJan Kiszka * IOT2050 M.2 variant, overlay for B-key USB3.0 + E-key PCIE1_LANE0 4*dba27d02SJan Kiszka * Copyright (c) Siemens AG, 2022-2024 5*dba27d02SJan Kiszka * 6*dba27d02SJan Kiszka * Authors: 7*dba27d02SJan Kiszka * Chao Zeng <chao.zeng@siemens.com> 8*dba27d02SJan Kiszka * Jan Kiszka <jan.kiszka@siemens.com> 9*dba27d02SJan Kiszka */ 10*dba27d02SJan Kiszka 11*dba27d02SJan Kiszka/dts-v1/; 12*dba27d02SJan Kiszka/plugin/; 13*dba27d02SJan Kiszka 14*dba27d02SJan Kiszka#include <dt-bindings/phy/phy.h> 15*dba27d02SJan Kiszka#include <dt-bindings/gpio/gpio.h> 16*dba27d02SJan Kiszka 17*dba27d02SJan Kiszka&serdes0 { 18*dba27d02SJan Kiszka assigned-clock-parents = <&k3_clks 153 7>, <&k3_clks 153 4>; 19*dba27d02SJan Kiszka}; 20*dba27d02SJan Kiszka 21*dba27d02SJan Kiszka&pcie0_rc { 22*dba27d02SJan Kiszka status = "disabled"; 23*dba27d02SJan Kiszka}; 24*dba27d02SJan Kiszka 25*dba27d02SJan Kiszka&pcie1_rc { 26*dba27d02SJan Kiszka pinctrl-names = "default"; 27*dba27d02SJan Kiszka pinctrl-0 = <&minipcie_pins_default>; 28*dba27d02SJan Kiszka 29*dba27d02SJan Kiszka num-lanes = <1>; 30*dba27d02SJan Kiszka phys = <&serdes1 PHY_TYPE_PCIE 0>; 31*dba27d02SJan Kiszka phy-names = "pcie-phy0"; 32*dba27d02SJan Kiszka reset-gpios = <&wkup_gpio0 27 GPIO_ACTIVE_HIGH>; 33*dba27d02SJan Kiszka status = "okay"; 34*dba27d02SJan Kiszka}; 35*dba27d02SJan Kiszka 36*dba27d02SJan Kiszka&dwc3_0 { 37*dba27d02SJan Kiszka assigned-clock-parents = <&k3_clks 151 4>, /* set REF_CLK to 20MHz i.e. PER0_PLL/48 */ 38*dba27d02SJan Kiszka <&k3_clks 151 8>; /* set PIPE3_TXB_CLK to WIZ8B2M4VSB */ 39*dba27d02SJan Kiszka phys = <&serdes0 PHY_TYPE_USB3 0>; 40*dba27d02SJan Kiszka phy-names = "usb3-phy"; 41*dba27d02SJan Kiszka}; 42*dba27d02SJan Kiszka 43*dba27d02SJan Kiszka&usb0 { 44*dba27d02SJan Kiszka maximum-speed = "super-speed"; 45*dba27d02SJan Kiszka snps,dis-u1-entry-quirk; 46*dba27d02SJan Kiszka snps,dis-u2-entry-quirk; 47*dba27d02SJan Kiszka}; 48