1e526c9bcSBen Ho// SPDX-License-Identifier: (GPL-2.0 OR MIT) 2e526c9bcSBen Ho/* 3e526c9bcSBen Ho * Copyright (c) 2018 MediaTek Inc. 4e526c9bcSBen Ho * Author: Ben Ho <ben.ho@mediatek.com> 5e526c9bcSBen Ho * Erin Lo <erin.lo@mediatek.com> 6e526c9bcSBen Ho */ 7e526c9bcSBen Ho 8e526c9bcSBen Ho/dts-v1/; 9e526c9bcSBen Ho#include "mt8183.dtsi" 10e526c9bcSBen Ho 11e526c9bcSBen Ho/ { 12e526c9bcSBen Ho model = "MediaTek MT8183 evaluation board"; 13e526c9bcSBen Ho compatible = "mediatek,mt8183-evb", "mediatek,mt8183"; 14e526c9bcSBen Ho 15e526c9bcSBen Ho aliases { 16e526c9bcSBen Ho serial0 = &uart0; 17e526c9bcSBen Ho }; 18e526c9bcSBen Ho 19e526c9bcSBen Ho memory@40000000 { 20e526c9bcSBen Ho device_type = "memory"; 21e526c9bcSBen Ho reg = <0 0x40000000 0 0x80000000>; 22e526c9bcSBen Ho }; 23e526c9bcSBen Ho 24e526c9bcSBen Ho chosen { 25e526c9bcSBen Ho stdout-path = "serial0:921600n8"; 26e526c9bcSBen Ho }; 27e526c9bcSBen Ho}; 28e526c9bcSBen Ho 29eb59b353SZhiyong Tao&auxadc { 30eb59b353SZhiyong Tao status = "okay"; 31eb59b353SZhiyong Tao}; 32eb59b353SZhiyong Tao 33*8e2dd0f9SErin Lo&pio { 34*8e2dd0f9SErin Lo spi_pins_0: spi0{ 35*8e2dd0f9SErin Lo pins_spi{ 36*8e2dd0f9SErin Lo pinmux = <PINMUX_GPIO85__FUNC_SPI0_MI>, 37*8e2dd0f9SErin Lo <PINMUX_GPIO86__FUNC_SPI0_CSB>, 38*8e2dd0f9SErin Lo <PINMUX_GPIO87__FUNC_SPI0_MO>, 39*8e2dd0f9SErin Lo <PINMUX_GPIO88__FUNC_SPI0_CLK>; 40*8e2dd0f9SErin Lo bias-disable; 41*8e2dd0f9SErin Lo }; 42*8e2dd0f9SErin Lo }; 43*8e2dd0f9SErin Lo 44*8e2dd0f9SErin Lo spi_pins_1: spi1{ 45*8e2dd0f9SErin Lo pins_spi{ 46*8e2dd0f9SErin Lo pinmux = <PINMUX_GPIO161__FUNC_SPI1_A_MI>, 47*8e2dd0f9SErin Lo <PINMUX_GPIO162__FUNC_SPI1_A_CSB>, 48*8e2dd0f9SErin Lo <PINMUX_GPIO163__FUNC_SPI1_A_MO>, 49*8e2dd0f9SErin Lo <PINMUX_GPIO164__FUNC_SPI1_A_CLK>; 50*8e2dd0f9SErin Lo bias-disable; 51*8e2dd0f9SErin Lo }; 52*8e2dd0f9SErin Lo }; 53*8e2dd0f9SErin Lo 54*8e2dd0f9SErin Lo spi_pins_2: spi2{ 55*8e2dd0f9SErin Lo pins_spi{ 56*8e2dd0f9SErin Lo pinmux = <PINMUX_GPIO0__FUNC_SPI2_CSB>, 57*8e2dd0f9SErin Lo <PINMUX_GPIO1__FUNC_SPI2_MO>, 58*8e2dd0f9SErin Lo <PINMUX_GPIO2__FUNC_SPI2_CLK>, 59*8e2dd0f9SErin Lo <PINMUX_GPIO94__FUNC_SPI2_MI>; 60*8e2dd0f9SErin Lo bias-disable; 61*8e2dd0f9SErin Lo }; 62*8e2dd0f9SErin Lo }; 63*8e2dd0f9SErin Lo 64*8e2dd0f9SErin Lo spi_pins_3: spi3{ 65*8e2dd0f9SErin Lo pins_spi{ 66*8e2dd0f9SErin Lo pinmux = <PINMUX_GPIO21__FUNC_SPI3_MI>, 67*8e2dd0f9SErin Lo <PINMUX_GPIO22__FUNC_SPI3_CSB>, 68*8e2dd0f9SErin Lo <PINMUX_GPIO23__FUNC_SPI3_MO>, 69*8e2dd0f9SErin Lo <PINMUX_GPIO24__FUNC_SPI3_CLK>; 70*8e2dd0f9SErin Lo bias-disable; 71*8e2dd0f9SErin Lo }; 72*8e2dd0f9SErin Lo }; 73*8e2dd0f9SErin Lo 74*8e2dd0f9SErin Lo spi_pins_4: spi4{ 75*8e2dd0f9SErin Lo pins_spi{ 76*8e2dd0f9SErin Lo pinmux = <PINMUX_GPIO17__FUNC_SPI4_MI>, 77*8e2dd0f9SErin Lo <PINMUX_GPIO18__FUNC_SPI4_CSB>, 78*8e2dd0f9SErin Lo <PINMUX_GPIO19__FUNC_SPI4_MO>, 79*8e2dd0f9SErin Lo <PINMUX_GPIO20__FUNC_SPI4_CLK>; 80*8e2dd0f9SErin Lo bias-disable; 81*8e2dd0f9SErin Lo }; 82*8e2dd0f9SErin Lo }; 83*8e2dd0f9SErin Lo 84*8e2dd0f9SErin Lo spi_pins_5: spi5{ 85*8e2dd0f9SErin Lo pins_spi{ 86*8e2dd0f9SErin Lo pinmux = <PINMUX_GPIO13__FUNC_SPI5_MI>, 87*8e2dd0f9SErin Lo <PINMUX_GPIO14__FUNC_SPI5_CSB>, 88*8e2dd0f9SErin Lo <PINMUX_GPIO15__FUNC_SPI5_MO>, 89*8e2dd0f9SErin Lo <PINMUX_GPIO16__FUNC_SPI5_CLK>; 90*8e2dd0f9SErin Lo bias-disable; 91*8e2dd0f9SErin Lo }; 92*8e2dd0f9SErin Lo }; 93*8e2dd0f9SErin Lo}; 94*8e2dd0f9SErin Lo 95*8e2dd0f9SErin Lo&spi0 { 96*8e2dd0f9SErin Lo pinctrl-names = "default"; 97*8e2dd0f9SErin Lo pinctrl-0 = <&spi_pins_0>; 98*8e2dd0f9SErin Lo mediatek,pad-select = <0>; 99*8e2dd0f9SErin Lo status = "okay"; 100*8e2dd0f9SErin Lo}; 101*8e2dd0f9SErin Lo 102*8e2dd0f9SErin Lo&spi1 { 103*8e2dd0f9SErin Lo pinctrl-names = "default"; 104*8e2dd0f9SErin Lo pinctrl-0 = <&spi_pins_1>; 105*8e2dd0f9SErin Lo mediatek,pad-select = <0>; 106*8e2dd0f9SErin Lo status = "okay"; 107*8e2dd0f9SErin Lo}; 108*8e2dd0f9SErin Lo 109*8e2dd0f9SErin Lo&spi2 { 110*8e2dd0f9SErin Lo pinctrl-names = "default"; 111*8e2dd0f9SErin Lo pinctrl-0 = <&spi_pins_2>; 112*8e2dd0f9SErin Lo mediatek,pad-select = <0>; 113*8e2dd0f9SErin Lo status = "okay"; 114*8e2dd0f9SErin Lo}; 115*8e2dd0f9SErin Lo 116*8e2dd0f9SErin Lo&spi3 { 117*8e2dd0f9SErin Lo pinctrl-names = "default"; 118*8e2dd0f9SErin Lo pinctrl-0 = <&spi_pins_3>; 119*8e2dd0f9SErin Lo mediatek,pad-select = <0>; 120*8e2dd0f9SErin Lo status = "okay"; 121*8e2dd0f9SErin Lo}; 122*8e2dd0f9SErin Lo 123*8e2dd0f9SErin Lo&spi4 { 124*8e2dd0f9SErin Lo pinctrl-names = "default"; 125*8e2dd0f9SErin Lo pinctrl-0 = <&spi_pins_4>; 126*8e2dd0f9SErin Lo mediatek,pad-select = <0>; 127*8e2dd0f9SErin Lo status = "okay"; 128*8e2dd0f9SErin Lo}; 129*8e2dd0f9SErin Lo 130*8e2dd0f9SErin Lo&spi5 { 131*8e2dd0f9SErin Lo pinctrl-names = "default"; 132*8e2dd0f9SErin Lo pinctrl-0 = <&spi_pins_5>; 133*8e2dd0f9SErin Lo mediatek,pad-select = <0>; 134*8e2dd0f9SErin Lo status = "okay"; 135*8e2dd0f9SErin Lo 136*8e2dd0f9SErin Lo}; 137*8e2dd0f9SErin Lo 138e526c9bcSBen Ho&uart0 { 139e526c9bcSBen Ho status = "okay"; 140e526c9bcSBen Ho}; 141