xref: /linux/arch/arm64/boot/dts/freescale/imx8qm-apalis.dtsi (revision ad0de4ceb706f140329f4dd310282e6fa2a1937a) 
1*ad0de4ceSMarcel Ziswiler// SPDX-License-Identifier: GPL-2.0-or-later OR MIT
2*ad0de4ceSMarcel Ziswiler/*
3*ad0de4ceSMarcel Ziswiler * Copyright 2022 Toradex
4*ad0de4ceSMarcel Ziswiler */
5*ad0de4ceSMarcel Ziswiler
6*ad0de4ceSMarcel Ziswiler#include "imx8qm-apalis-v1.1.dtsi"
7*ad0de4ceSMarcel Ziswiler
8*ad0de4ceSMarcel Ziswiler/ {
9*ad0de4ceSMarcel Ziswiler	model = "Toradex Apalis iMX8QM";
10*ad0de4ceSMarcel Ziswiler	compatible = "toradex,apalis-imx8",
11*ad0de4ceSMarcel Ziswiler		     "fsl,imx8qm";
12*ad0de4ceSMarcel Ziswiler};
13*ad0de4ceSMarcel Ziswiler
14*ad0de4ceSMarcel Ziswiler&ethphy0 {
15*ad0de4ceSMarcel Ziswiler	interrupts = <5 IRQ_TYPE_LEVEL_LOW>;
16*ad0de4ceSMarcel Ziswiler};
17*ad0de4ceSMarcel Ziswiler
18*ad0de4ceSMarcel Ziswiler/*
19*ad0de4ceSMarcel Ziswiler * Apalis iMX8QM V1.0 has PHY KSZ9031. the Micrel PHY driver
20*ad0de4ceSMarcel Ziswiler * doesn't support setting internal PHY delay for TXC line for
21*ad0de4ceSMarcel Ziswiler * this PHY model. Use delay on MAC side instead.
22*ad0de4ceSMarcel Ziswiler */
23*ad0de4ceSMarcel Ziswiler&fec1 {
24*ad0de4ceSMarcel Ziswiler	fsl,rgmii_txc_dly;
25*ad0de4ceSMarcel Ziswiler	phy-mode = "rgmii-rxid";
26*ad0de4ceSMarcel Ziswiler};
27*ad0de4ceSMarcel Ziswiler
28*ad0de4ceSMarcel Ziswiler/* TODO: Apalis HDMI1 */
29*ad0de4ceSMarcel Ziswiler
30*ad0de4ceSMarcel Ziswiler/* Apalis I2C2 (DDC) */
31*ad0de4ceSMarcel Ziswiler&i2c0 {
32*ad0de4ceSMarcel Ziswiler	pinctrl-names = "default";
33*ad0de4ceSMarcel Ziswiler	pinctrl-0 = <&pinctrl_lpi2c0>;
34*ad0de4ceSMarcel Ziswiler	#address-cells = <1>;
35*ad0de4ceSMarcel Ziswiler	#size-cells = <0>;
36*ad0de4ceSMarcel Ziswiler	clock-frequency = <100000>;
37*ad0de4ceSMarcel Ziswiler};
38*ad0de4ceSMarcel Ziswiler
39*ad0de4ceSMarcel Ziswiler&lsio_gpio0 {
40*ad0de4ceSMarcel Ziswiler	gpio-line-names = "MXM3_279",
41*ad0de4ceSMarcel Ziswiler			  "MXM3_277",
42*ad0de4ceSMarcel Ziswiler			  "MXM3_135",
43*ad0de4ceSMarcel Ziswiler			  "MXM3_203",
44*ad0de4ceSMarcel Ziswiler			  "MXM3_201",
45*ad0de4ceSMarcel Ziswiler			  "MXM3_275",
46*ad0de4ceSMarcel Ziswiler			  "MXM3_110",
47*ad0de4ceSMarcel Ziswiler			  "MXM3_120",
48*ad0de4ceSMarcel Ziswiler			  "MXM3_1/GPIO1",
49*ad0de4ceSMarcel Ziswiler			  "MXM3_3/GPIO2",
50*ad0de4ceSMarcel Ziswiler			  "MXM3_124",
51*ad0de4ceSMarcel Ziswiler			  "MXM3_122",
52*ad0de4ceSMarcel Ziswiler			  "MXM3_5/GPIO3",
53*ad0de4ceSMarcel Ziswiler			  "MXM3_7/GPIO4",
54*ad0de4ceSMarcel Ziswiler			  "",
55*ad0de4ceSMarcel Ziswiler			  "",
56*ad0de4ceSMarcel Ziswiler			  "MXM3_4",
57*ad0de4ceSMarcel Ziswiler			  "MXM3_211",
58*ad0de4ceSMarcel Ziswiler			  "MXM3_209",
59*ad0de4ceSMarcel Ziswiler			  "MXM3_2",
60*ad0de4ceSMarcel Ziswiler			  "MXM3_136",
61*ad0de4ceSMarcel Ziswiler			  "MXM3_134",
62*ad0de4ceSMarcel Ziswiler			  "MXM3_6",
63*ad0de4ceSMarcel Ziswiler			  "MXM3_8",
64*ad0de4ceSMarcel Ziswiler			  "MXM3_112",
65*ad0de4ceSMarcel Ziswiler			  "MXM3_118",
66*ad0de4ceSMarcel Ziswiler			  "MXM3_114",
67*ad0de4ceSMarcel Ziswiler			  "MXM3_116";
68*ad0de4ceSMarcel Ziswiler};
69*ad0de4ceSMarcel Ziswiler
70*ad0de4ceSMarcel Ziswiler&lsio_gpio1 {
71*ad0de4ceSMarcel Ziswiler	gpio-line-names = "",
72*ad0de4ceSMarcel Ziswiler			  "",
73*ad0de4ceSMarcel Ziswiler			  "",
74*ad0de4ceSMarcel Ziswiler			  "",
75*ad0de4ceSMarcel Ziswiler			  "MXM3_286",
76*ad0de4ceSMarcel Ziswiler			  "",
77*ad0de4ceSMarcel Ziswiler			  "MXM3_87",
78*ad0de4ceSMarcel Ziswiler			  "MXM3_99",
79*ad0de4ceSMarcel Ziswiler			  "MXM3_138",
80*ad0de4ceSMarcel Ziswiler			  "MXM3_140",
81*ad0de4ceSMarcel Ziswiler			  "MXM3_239",
82*ad0de4ceSMarcel Ziswiler			  "",
83*ad0de4ceSMarcel Ziswiler			  "MXM3_281",
84*ad0de4ceSMarcel Ziswiler			  "MXM3_283",
85*ad0de4ceSMarcel Ziswiler			  "MXM3_126",
86*ad0de4ceSMarcel Ziswiler			  "MXM3_132",
87*ad0de4ceSMarcel Ziswiler			  "",
88*ad0de4ceSMarcel Ziswiler			  "",
89*ad0de4ceSMarcel Ziswiler			  "",
90*ad0de4ceSMarcel Ziswiler			  "",
91*ad0de4ceSMarcel Ziswiler			  "MXM3_173",
92*ad0de4ceSMarcel Ziswiler			  "MXM3_175",
93*ad0de4ceSMarcel Ziswiler			  "MXM3_123";
94*ad0de4ceSMarcel Ziswiler};
95*ad0de4ceSMarcel Ziswiler
96*ad0de4ceSMarcel Ziswiler&lsio_gpio2 {
97*ad0de4ceSMarcel Ziswiler	gpio-line-names = "",
98*ad0de4ceSMarcel Ziswiler			  "",
99*ad0de4ceSMarcel Ziswiler			  "",
100*ad0de4ceSMarcel Ziswiler			  "",
101*ad0de4ceSMarcel Ziswiler			  "",
102*ad0de4ceSMarcel Ziswiler			  "",
103*ad0de4ceSMarcel Ziswiler			  "",
104*ad0de4ceSMarcel Ziswiler			  "MXM3_198",
105*ad0de4ceSMarcel Ziswiler			  "MXM3_35",
106*ad0de4ceSMarcel Ziswiler			  "MXM3_164",
107*ad0de4ceSMarcel Ziswiler			  "",
108*ad0de4ceSMarcel Ziswiler			  "",
109*ad0de4ceSMarcel Ziswiler			  "",
110*ad0de4ceSMarcel Ziswiler			  "",
111*ad0de4ceSMarcel Ziswiler			  "MXM3_217",
112*ad0de4ceSMarcel Ziswiler			  "MXM3_215",
113*ad0de4ceSMarcel Ziswiler			  "",
114*ad0de4ceSMarcel Ziswiler			  "",
115*ad0de4ceSMarcel Ziswiler			  "MXM3_193",
116*ad0de4ceSMarcel Ziswiler			  "MXM3_194",
117*ad0de4ceSMarcel Ziswiler			  "MXM3_37",
118*ad0de4ceSMarcel Ziswiler			  "",
119*ad0de4ceSMarcel Ziswiler			  "MXM3_271",
120*ad0de4ceSMarcel Ziswiler			  "MXM3_273",
121*ad0de4ceSMarcel Ziswiler			  "MXM3_195",
122*ad0de4ceSMarcel Ziswiler			  "MXM3_197",
123*ad0de4ceSMarcel Ziswiler			  "MXM3_177",
124*ad0de4ceSMarcel Ziswiler			  "MXM3_179",
125*ad0de4ceSMarcel Ziswiler			  "MXM3_181",
126*ad0de4ceSMarcel Ziswiler			  "MXM3_183",
127*ad0de4ceSMarcel Ziswiler			  "MXM3_185",
128*ad0de4ceSMarcel Ziswiler			  "MXM3_187";
129*ad0de4ceSMarcel Ziswiler};
130*ad0de4ceSMarcel Ziswiler
131*ad0de4ceSMarcel Ziswiler&lsio_gpio3 {
132*ad0de4ceSMarcel Ziswiler	gpio-line-names = "MXM3_191",
133*ad0de4ceSMarcel Ziswiler			  "",
134*ad0de4ceSMarcel Ziswiler			  "MXM3_221",
135*ad0de4ceSMarcel Ziswiler			  "MXM3_225",
136*ad0de4ceSMarcel Ziswiler			  "MXM3_223",
137*ad0de4ceSMarcel Ziswiler			  "MXM3_227",
138*ad0de4ceSMarcel Ziswiler			  "MXM3_200",
139*ad0de4ceSMarcel Ziswiler			  "MXM3_235",
140*ad0de4ceSMarcel Ziswiler			  "MXM3_231",
141*ad0de4ceSMarcel Ziswiler			  "MXM3_229",
142*ad0de4ceSMarcel Ziswiler			  "MXM3_233",
143*ad0de4ceSMarcel Ziswiler			  "MXM3_204",
144*ad0de4ceSMarcel Ziswiler			  "MXM3_196",
145*ad0de4ceSMarcel Ziswiler			  "",
146*ad0de4ceSMarcel Ziswiler			  "MXM3_202",
147*ad0de4ceSMarcel Ziswiler			  "",
148*ad0de4ceSMarcel Ziswiler			  "",
149*ad0de4ceSMarcel Ziswiler			  "",
150*ad0de4ceSMarcel Ziswiler			  "MXM3_305",
151*ad0de4ceSMarcel Ziswiler			  "MXM3_307",
152*ad0de4ceSMarcel Ziswiler			  "MXM3_309",
153*ad0de4ceSMarcel Ziswiler			  "MXM3_311",
154*ad0de4ceSMarcel Ziswiler			  "MXM3_315",
155*ad0de4ceSMarcel Ziswiler			  "MXM3_317",
156*ad0de4ceSMarcel Ziswiler			  "MXM3_319",
157*ad0de4ceSMarcel Ziswiler			  "MXM3_321",
158*ad0de4ceSMarcel Ziswiler			  "MXM3_15/GPIO7",
159*ad0de4ceSMarcel Ziswiler			  "MXM3_63",
160*ad0de4ceSMarcel Ziswiler			  "MXM3_17/GPIO8",
161*ad0de4ceSMarcel Ziswiler			  "MXM3_12",
162*ad0de4ceSMarcel Ziswiler			  "MXM3_14",
163*ad0de4ceSMarcel Ziswiler			  "MXM3_16";
164*ad0de4ceSMarcel Ziswiler};
165*ad0de4ceSMarcel Ziswiler
166*ad0de4ceSMarcel Ziswiler&lsio_gpio4 {
167*ad0de4ceSMarcel Ziswiler	gpio-line-names = "MXM3_18",
168*ad0de4ceSMarcel Ziswiler			  "MXM3_11/GPIO5",
169*ad0de4ceSMarcel Ziswiler			  "MXM3_13/GPIO6",
170*ad0de4ceSMarcel Ziswiler			  "MXM3_274",
171*ad0de4ceSMarcel Ziswiler			  "MXM3_84",
172*ad0de4ceSMarcel Ziswiler			  "MXM3_262",
173*ad0de4ceSMarcel Ziswiler			  "MXM3_96",
174*ad0de4ceSMarcel Ziswiler			  "",
175*ad0de4ceSMarcel Ziswiler			  "",
176*ad0de4ceSMarcel Ziswiler			  "",
177*ad0de4ceSMarcel Ziswiler			  "",
178*ad0de4ceSMarcel Ziswiler			  "",
179*ad0de4ceSMarcel Ziswiler			  "MXM3_190",
180*ad0de4ceSMarcel Ziswiler			  "",
181*ad0de4ceSMarcel Ziswiler			  "",
182*ad0de4ceSMarcel Ziswiler			  "",
183*ad0de4ceSMarcel Ziswiler			  "MXM3_269",
184*ad0de4ceSMarcel Ziswiler			  "MXM3_251",
185*ad0de4ceSMarcel Ziswiler			  "MXM3_253",
186*ad0de4ceSMarcel Ziswiler			  "MXM3_295",
187*ad0de4ceSMarcel Ziswiler			  "MXM3_299",
188*ad0de4ceSMarcel Ziswiler			  "MXM3_301",
189*ad0de4ceSMarcel Ziswiler			  "MXM3_297",
190*ad0de4ceSMarcel Ziswiler			  "MXM3_293",
191*ad0de4ceSMarcel Ziswiler			  "MXM3_291",
192*ad0de4ceSMarcel Ziswiler			  "MXM3_289",
193*ad0de4ceSMarcel Ziswiler			  "MXM3_287";
194*ad0de4ceSMarcel Ziswiler
195*ad0de4ceSMarcel Ziswiler	/* Enable pcie root / sata ref clock unconditionally */
196*ad0de4ceSMarcel Ziswiler	pcie-sata-hog {
197*ad0de4ceSMarcel Ziswiler		gpios = <27 GPIO_ACTIVE_HIGH>;
198*ad0de4ceSMarcel Ziswiler	};
199*ad0de4ceSMarcel Ziswiler
200*ad0de4ceSMarcel Ziswiler};
201*ad0de4ceSMarcel Ziswiler
202*ad0de4ceSMarcel Ziswiler&lsio_gpio5 {
203*ad0de4ceSMarcel Ziswiler	gpio-line-names = "",
204*ad0de4ceSMarcel Ziswiler			  "",
205*ad0de4ceSMarcel Ziswiler			  "",
206*ad0de4ceSMarcel Ziswiler			  "",
207*ad0de4ceSMarcel Ziswiler			  "",
208*ad0de4ceSMarcel Ziswiler			  "",
209*ad0de4ceSMarcel Ziswiler			  "",
210*ad0de4ceSMarcel Ziswiler			  "",
211*ad0de4ceSMarcel Ziswiler			  "",
212*ad0de4ceSMarcel Ziswiler			  "",
213*ad0de4ceSMarcel Ziswiler			  "",
214*ad0de4ceSMarcel Ziswiler			  "",
215*ad0de4ceSMarcel Ziswiler			  "",
216*ad0de4ceSMarcel Ziswiler			  "",
217*ad0de4ceSMarcel Ziswiler			  "MXM3_150",
218*ad0de4ceSMarcel Ziswiler			  "MXM3_160",
219*ad0de4ceSMarcel Ziswiler			  "MXM3_162",
220*ad0de4ceSMarcel Ziswiler			  "MXM3_144",
221*ad0de4ceSMarcel Ziswiler			  "MXM3_146",
222*ad0de4ceSMarcel Ziswiler			  "MXM3_148",
223*ad0de4ceSMarcel Ziswiler			  "MXM3_152",
224*ad0de4ceSMarcel Ziswiler			  "MXM3_156",
225*ad0de4ceSMarcel Ziswiler			  "MXM3_158",
226*ad0de4ceSMarcel Ziswiler			  "MXM3_159",
227*ad0de4ceSMarcel Ziswiler			  "MXM3_184",
228*ad0de4ceSMarcel Ziswiler			  "MXM3_180",
229*ad0de4ceSMarcel Ziswiler			  "MXM3_186",
230*ad0de4ceSMarcel Ziswiler			  "MXM3_188",
231*ad0de4ceSMarcel Ziswiler			  "MXM3_176",
232*ad0de4ceSMarcel Ziswiler			  "MXM3_178";
233*ad0de4ceSMarcel Ziswiler};
234*ad0de4ceSMarcel Ziswiler
235*ad0de4ceSMarcel Ziswiler&lsio_gpio6 {
236*ad0de4ceSMarcel Ziswiler	gpio-line-names = "",
237*ad0de4ceSMarcel Ziswiler			  "",
238*ad0de4ceSMarcel Ziswiler			  "",
239*ad0de4ceSMarcel Ziswiler			  "",
240*ad0de4ceSMarcel Ziswiler			  "",
241*ad0de4ceSMarcel Ziswiler			  "",
242*ad0de4ceSMarcel Ziswiler			  "",
243*ad0de4ceSMarcel Ziswiler			  "",
244*ad0de4ceSMarcel Ziswiler			  "",
245*ad0de4ceSMarcel Ziswiler			  "",
246*ad0de4ceSMarcel Ziswiler			  "MXM3_261",
247*ad0de4ceSMarcel Ziswiler			  "MXM3_263",
248*ad0de4ceSMarcel Ziswiler			  "MXM3_259",
249*ad0de4ceSMarcel Ziswiler			  "MXM3_257",
250*ad0de4ceSMarcel Ziswiler			  "MXM3_255",
251*ad0de4ceSMarcel Ziswiler			  "MXM3_128",
252*ad0de4ceSMarcel Ziswiler			  "MXM3_130",
253*ad0de4ceSMarcel Ziswiler			  "MXM3_265",
254*ad0de4ceSMarcel Ziswiler			  "MXM3_249",
255*ad0de4ceSMarcel Ziswiler			  "MXM3_247",
256*ad0de4ceSMarcel Ziswiler			  "MXM3_245",
257*ad0de4ceSMarcel Ziswiler			  "MXM3_243";
258*ad0de4ceSMarcel Ziswiler};
259*ad0de4ceSMarcel Ziswiler
260*ad0de4ceSMarcel Ziswiler&pinctrl_fec1 {
261*ad0de4ceSMarcel Ziswiler	fsl,pins =
262*ad0de4ceSMarcel Ziswiler		/* Use pads in 1.8V mode */
263*ad0de4ceSMarcel Ziswiler		<IMX8QM_COMP_CTL_GPIO_1V8_3V3_ENET_ENETB_PAD			0x000014a0>,
264*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_MDC_CONN_ENET0_MDC				0x06000020>,
265*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_MDIO_CONN_ENET0_MDIO				0x06000020>,
266*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_TX_CTL_CONN_ENET0_RGMII_TX_CTL		0x06000020>,
267*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_TXC_CONN_ENET0_RGMII_TXC			0x06000020>,
268*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_TXD0_CONN_ENET0_RGMII_TXD0			0x06000020>,
269*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_TXD1_CONN_ENET0_RGMII_TXD1			0x06000020>,
270*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_TXD2_CONN_ENET0_RGMII_TXD2			0x06000020>,
271*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_TXD3_CONN_ENET0_RGMII_TXD3			0x06000020>,
272*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_RXC_CONN_ENET0_RGMII_RXC			0x06000020>,
273*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_RX_CTL_CONN_ENET0_RGMII_RX_CTL		0x06000020>,
274*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_RXD0_CONN_ENET0_RGMII_RXD0			0x06000020>,
275*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_RXD1_CONN_ENET0_RGMII_RXD1			0x06000020>,
276*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_RXD2_CONN_ENET0_RGMII_RXD2			0x06000020>,
277*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_RXD3_CONN_ENET0_RGMII_RXD3			0x06000020>,
278*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_REFCLK_125M_25M_CONN_ENET0_REFCLK_125M_25M	0x06000020>,
279*ad0de4ceSMarcel Ziswiler		/* On-module ETH_RESET# */
280*ad0de4ceSMarcel Ziswiler		<IMX8QM_LVDS1_GPIO01_LSIO_GPIO1_IO11				0x06000020>,
281*ad0de4ceSMarcel Ziswiler		/* On-module ETH_INT# */
282*ad0de4ceSMarcel Ziswiler		<IMX8QM_LVDS0_GPIO01_LSIO_GPIO1_IO05				0x04000060>;
283*ad0de4ceSMarcel Ziswiler};
284*ad0de4ceSMarcel Ziswiler
285*ad0de4ceSMarcel Ziswiler&pinctrl_fec1_sleep {
286*ad0de4ceSMarcel Ziswiler	fsl,pins =
287*ad0de4ceSMarcel Ziswiler		<IMX8QM_COMP_CTL_GPIO_1V8_3V3_ENET_ENETB_PAD			0x000014a0>,
288*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_MDC_LSIO_GPIO4_IO14				0x04000040>,
289*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_MDIO_LSIO_GPIO4_IO13				0x04000040>,
290*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_TX_CTL_LSIO_GPIO5_IO31			0x04000040>,
291*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_TXC_LSIO_GPIO5_IO30				0x04000040>,
292*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_TXD0_LSIO_GPIO6_IO00			0x04000040>,
293*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_TXD1_LSIO_GPIO6_IO01			0x04000040>,
294*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_TXD2_LSIO_GPIO6_IO02			0x04000040>,
295*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_TXD3_LSIO_GPIO6_IO03			0x04000040>,
296*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_RXC_LSIO_GPIO6_IO04				0x04000040>,
297*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_RX_CTL_LSIO_GPIO6_IO05			0x04000040>,
298*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_RXD0_LSIO_GPIO6_IO06			0x04000040>,
299*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_RXD1_LSIO_GPIO6_IO07			0x04000040>,
300*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_RXD2_LSIO_GPIO6_IO08			0x04000040>,
301*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_RGMII_RXD3_LSIO_GPIO6_IO09			0x04000040>,
302*ad0de4ceSMarcel Ziswiler		<IMX8QM_ENET0_REFCLK_125M_25M_LSIO_GPIO4_IO15			0x04000040>,
303*ad0de4ceSMarcel Ziswiler		<IMX8QM_LVDS1_GPIO01_LSIO_GPIO1_IO11				0x04000040>,
304*ad0de4ceSMarcel Ziswiler		<IMX8QM_LVDS0_GPIO01_LSIO_GPIO1_IO05				0x04000040>;
305*ad0de4ceSMarcel Ziswiler};
306*ad0de4ceSMarcel Ziswiler
307*ad0de4ceSMarcel Ziswiler&iomuxc {
308*ad0de4ceSMarcel Ziswiler	/* Apalis I2C2 (DDC) */
309*ad0de4ceSMarcel Ziswiler	pinctrl_lpi2c0: lpi2c0grp {
310*ad0de4ceSMarcel Ziswiler		fsl,pins =
311*ad0de4ceSMarcel Ziswiler			<IMX8QM_HDMI_TX0_TS_SCL_DMA_I2C0_SCL			0x04000022>,
312*ad0de4ceSMarcel Ziswiler			<IMX8QM_HDMI_TX0_TS_SDA_DMA_I2C0_SDA			0x04000022>;
313*ad0de4ceSMarcel Ziswiler	};
314*ad0de4ceSMarcel Ziswiler};
315*ad0de4ceSMarcel Ziswiler
316*ad0de4ceSMarcel Ziswiler/* On-module PCIe_CTRL0_CLKREQ */
317*ad0de4ceSMarcel Ziswiler&pinctrl_pcie_sata_refclk {
318*ad0de4ceSMarcel Ziswiler	fsl,pins =
319*ad0de4ceSMarcel Ziswiler		<IMX8QM_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27			0x00000021>;
320*ad0de4ceSMarcel Ziswiler};
321*ad0de4ceSMarcel Ziswiler
322*ad0de4ceSMarcel Ziswiler/* TODO: On-module Wi-Fi */
323*ad0de4ceSMarcel Ziswiler
324*ad0de4ceSMarcel Ziswiler/* Apalis MMC1 */
325*ad0de4ceSMarcel Ziswiler&usdhc2 {
326*ad0de4ceSMarcel Ziswiler	/*
327*ad0de4ceSMarcel Ziswiler	 * The PMIC on V1.0A HW generates 1.6V instead of 1.8V which creates
328*ad0de4ceSMarcel Ziswiler	 * issues with certain SD cards, disable 1.8V signaling for now.
329*ad0de4ceSMarcel Ziswiler	 */
330*ad0de4ceSMarcel Ziswiler	no-1-8-v;
331*ad0de4ceSMarcel Ziswiler};
332*ad0de4ceSMarcel Ziswiler
333*ad0de4ceSMarcel Ziswiler/* Apalis SD1 */
334*ad0de4ceSMarcel Ziswiler&usdhc3 {
335*ad0de4ceSMarcel Ziswiler	/*
336*ad0de4ceSMarcel Ziswiler	 * The PMIC on V1.0A HW generates 1.6V instead of 1.8V which creates
337*ad0de4ceSMarcel Ziswiler	 * issues with certain SD cards, disable 1.8V signaling for now.
338*ad0de4ceSMarcel Ziswiler	 */
339*ad0de4ceSMarcel Ziswiler	no-1-8-v;
340*ad0de4ceSMarcel Ziswiler};
341