1*7f6838daSVincenzo Frascino// SPDX-License-Identifier: (GPL-2.0 OR BSD-3-Clause) 2*7f6838daSVincenzo Frascino/* 3*7f6838daSVincenzo Frascino * Copyright (c) 2021-2024, Arm Limited. All rights reserved. 4*7f6838daSVincenzo Frascino */ 5*7f6838daSVincenzo Frascino 6*7f6838daSVincenzo Frascino/dts-v1/; 7*7f6838daSVincenzo Frascino#include "morello.dtsi" 8*7f6838daSVincenzo Frascino 9*7f6838daSVincenzo Frascino/ { 10*7f6838daSVincenzo Frascino model = "Arm Morello System Development Platform"; 11*7f6838daSVincenzo Frascino compatible = "arm,morello-sdp", "arm,morello"; 12*7f6838daSVincenzo Frascino 13*7f6838daSVincenzo Frascino aliases { 14*7f6838daSVincenzo Frascino serial0 = &uart0; 15*7f6838daSVincenzo Frascino }; 16*7f6838daSVincenzo Frascino 17*7f6838daSVincenzo Frascino chosen { 18*7f6838daSVincenzo Frascino stdout-path = "serial0:115200n8"; 19*7f6838daSVincenzo Frascino }; 20*7f6838daSVincenzo Frascino 21*7f6838daSVincenzo Frascino dpu_aclk: clock-350000000 { 22*7f6838daSVincenzo Frascino /* 77.1 MHz derived from 24 MHz reference clock */ 23*7f6838daSVincenzo Frascino compatible = "fixed-clock"; 24*7f6838daSVincenzo Frascino #clock-cells = <0>; 25*7f6838daSVincenzo Frascino clock-frequency = <350000000>; 26*7f6838daSVincenzo Frascino clock-output-names = "aclk"; 27*7f6838daSVincenzo Frascino }; 28*7f6838daSVincenzo Frascino 29*7f6838daSVincenzo Frascino dpu_pixel_clk: clock-148500000 { 30*7f6838daSVincenzo Frascino compatible = "fixed-clock"; 31*7f6838daSVincenzo Frascino #clock-cells = <0>; 32*7f6838daSVincenzo Frascino clock-frequency = <148500000>; 33*7f6838daSVincenzo Frascino clock-output-names = "pxclk"; 34*7f6838daSVincenzo Frascino }; 35*7f6838daSVincenzo Frascino 36*7f6838daSVincenzo Frascino i2c0: i2c@1c0f0000 { 37*7f6838daSVincenzo Frascino compatible = "cdns,i2c-r1p14"; 38*7f6838daSVincenzo Frascino reg = <0x0 0x1c0f0000 0x0 0x1000>; 39*7f6838daSVincenzo Frascino interrupts = <GIC_SPI 138 IRQ_TYPE_LEVEL_HIGH>; 40*7f6838daSVincenzo Frascino clocks = <&dpu_aclk>; 41*7f6838daSVincenzo Frascino 42*7f6838daSVincenzo Frascino #address-cells = <1>; 43*7f6838daSVincenzo Frascino #size-cells = <0>; 44*7f6838daSVincenzo Frascino 45*7f6838daSVincenzo Frascino clock-frequency = <100000>; 46*7f6838daSVincenzo Frascino 47*7f6838daSVincenzo Frascino hdmi_tx: hdmi-transmitter@70 { 48*7f6838daSVincenzo Frascino compatible = "nxp,tda998x"; 49*7f6838daSVincenzo Frascino reg = <0x70>; 50*7f6838daSVincenzo Frascino video-ports = <0x234501>; 51*7f6838daSVincenzo Frascino port { 52*7f6838daSVincenzo Frascino tda998x_0_input: endpoint { 53*7f6838daSVincenzo Frascino remote-endpoint = <&dp_pl0_out0>; 54*7f6838daSVincenzo Frascino }; 55*7f6838daSVincenzo Frascino }; 56*7f6838daSVincenzo Frascino }; 57*7f6838daSVincenzo Frascino }; 58*7f6838daSVincenzo Frascino 59*7f6838daSVincenzo Frascino dp0: display@2cc00000 { 60*7f6838daSVincenzo Frascino compatible = "arm,mali-d32", "arm,mali-d71"; 61*7f6838daSVincenzo Frascino reg = <0x0 0x2cc00000 0x0 0x20000>; 62*7f6838daSVincenzo Frascino interrupts = <0 69 4>; 63*7f6838daSVincenzo Frascino clocks = <&dpu_aclk>; 64*7f6838daSVincenzo Frascino clock-names = "aclk"; 65*7f6838daSVincenzo Frascino iommus = <&smmu_dp 0>, <&smmu_dp 1>, <&smmu_dp 2>, <&smmu_dp 3>, 66*7f6838daSVincenzo Frascino <&smmu_dp 8>; 67*7f6838daSVincenzo Frascino 68*7f6838daSVincenzo Frascino #address-cells = <1>; 69*7f6838daSVincenzo Frascino #size-cells = <0>; 70*7f6838daSVincenzo Frascino 71*7f6838daSVincenzo Frascino pl0: pipeline@0 { 72*7f6838daSVincenzo Frascino reg = <0>; 73*7f6838daSVincenzo Frascino clocks = <&dpu_pixel_clk>; 74*7f6838daSVincenzo Frascino clock-names = "pxclk"; 75*7f6838daSVincenzo Frascino port { 76*7f6838daSVincenzo Frascino dp_pl0_out0: endpoint { 77*7f6838daSVincenzo Frascino remote-endpoint = <&tda998x_0_input>; 78*7f6838daSVincenzo Frascino }; 79*7f6838daSVincenzo Frascino }; 80*7f6838daSVincenzo Frascino }; 81*7f6838daSVincenzo Frascino }; 82*7f6838daSVincenzo Frascino 83*7f6838daSVincenzo Frascino smmu_ccix: iommu@4f000000 { 84*7f6838daSVincenzo Frascino compatible = "arm,smmu-v3"; 85*7f6838daSVincenzo Frascino reg = <0x0 0x4f000000 0x0 0x40000>; 86*7f6838daSVincenzo Frascino 87*7f6838daSVincenzo Frascino interrupts = <GIC_SPI 228 IRQ_TYPE_EDGE_RISING>, 88*7f6838daSVincenzo Frascino <GIC_SPI 230 IRQ_TYPE_EDGE_RISING>, 89*7f6838daSVincenzo Frascino <GIC_SPI 41 IRQ_TYPE_EDGE_RISING>, 90*7f6838daSVincenzo Frascino <GIC_SPI 229 IRQ_TYPE_EDGE_RISING>; 91*7f6838daSVincenzo Frascino interrupt-names = "eventq", "gerror", "priq", "cmdq-sync"; 92*7f6838daSVincenzo Frascino msi-parent = <&its1 0>; 93*7f6838daSVincenzo Frascino #iommu-cells = <1>; 94*7f6838daSVincenzo Frascino dma-coherent; 95*7f6838daSVincenzo Frascino }; 96*7f6838daSVincenzo Frascino 97*7f6838daSVincenzo Frascino smmu_pcie: iommu@4f400000 { 98*7f6838daSVincenzo Frascino compatible = "arm,smmu-v3"; 99*7f6838daSVincenzo Frascino reg = <0x0 0x4f400000 0x0 0x40000>; 100*7f6838daSVincenzo Frascino 101*7f6838daSVincenzo Frascino interrupts = <GIC_SPI 235 IRQ_TYPE_EDGE_RISING>, 102*7f6838daSVincenzo Frascino <GIC_SPI 237 IRQ_TYPE_EDGE_RISING>, 103*7f6838daSVincenzo Frascino <GIC_SPI 40 IRQ_TYPE_EDGE_RISING>, 104*7f6838daSVincenzo Frascino <GIC_SPI 236 IRQ_TYPE_EDGE_RISING>; 105*7f6838daSVincenzo Frascino interrupt-names = "eventq", "gerror", "priq", "cmdq-sync"; 106*7f6838daSVincenzo Frascino msi-parent = <&its2 0>; 107*7f6838daSVincenzo Frascino #iommu-cells = <1>; 108*7f6838daSVincenzo Frascino dma-coherent; 109*7f6838daSVincenzo Frascino }; 110*7f6838daSVincenzo Frascino 111*7f6838daSVincenzo Frascino pcie_ctlr: pcie@28c0000000 { 112*7f6838daSVincenzo Frascino device_type = "pci"; 113*7f6838daSVincenzo Frascino compatible = "pci-host-ecam-generic"; 114*7f6838daSVincenzo Frascino reg = <0x28 0xC0000000 0 0x10000000>; 115*7f6838daSVincenzo Frascino ranges = <0x01000000 0x00 0x00000000 0x00 0x6f000000 0x00 0x00800000>, 116*7f6838daSVincenzo Frascino <0x02000000 0x00 0x60000000 0x00 0x60000000 0x00 0x0f000000>, 117*7f6838daSVincenzo Frascino <0x42000000 0x09 0x00000000 0x09 0x00000000 0x1f 0xc0000000>; 118*7f6838daSVincenzo Frascino bus-range = <0 255>; 119*7f6838daSVincenzo Frascino linux,pci-domain = <0>; 120*7f6838daSVincenzo Frascino #address-cells = <3>; 121*7f6838daSVincenzo Frascino #size-cells = <2>; 122*7f6838daSVincenzo Frascino dma-coherent; 123*7f6838daSVincenzo Frascino #interrupt-cells = <1>; 124*7f6838daSVincenzo Frascino interrupt-map-mask = <0 0 0 7>; 125*7f6838daSVincenzo Frascino interrupt-map = <0 0 0 1 &gic 0 0 0 169 IRQ_TYPE_LEVEL_HIGH>, 126*7f6838daSVincenzo Frascino <0 0 0 2 &gic 0 0 0 170 IRQ_TYPE_LEVEL_HIGH>, 127*7f6838daSVincenzo Frascino <0 0 0 3 &gic 0 0 0 171 IRQ_TYPE_LEVEL_HIGH>, 128*7f6838daSVincenzo Frascino <0 0 0 4 &gic 0 0 0 172 IRQ_TYPE_LEVEL_HIGH>; 129*7f6838daSVincenzo Frascino msi-map = <0 &its_pcie 0 0x10000>; 130*7f6838daSVincenzo Frascino iommu-map = <0 &smmu_pcie 0 0x10000>; 131*7f6838daSVincenzo Frascino }; 132*7f6838daSVincenzo Frascino 133*7f6838daSVincenzo Frascino ccix_pcie_ctlr: pcie@4fc0000000 { 134*7f6838daSVincenzo Frascino device_type = "pci"; 135*7f6838daSVincenzo Frascino compatible = "pci-host-ecam-generic"; 136*7f6838daSVincenzo Frascino reg = <0x4f 0xC0000000 0 0x10000000>; 137*7f6838daSVincenzo Frascino ranges = <0x01000000 0x00 0x00000000 0x00 0x7f000000 0x00 0x00800000>, 138*7f6838daSVincenzo Frascino <0x02000000 0x00 0x70000000 0x00 0x70000000 0x00 0x0f000000>, 139*7f6838daSVincenzo Frascino <0x42000000 0x30 0x00000000 0x30 0x00000000 0x1f 0xc0000000>; 140*7f6838daSVincenzo Frascino linux,pci-domain = <1>; 141*7f6838daSVincenzo Frascino #address-cells = <3>; 142*7f6838daSVincenzo Frascino #size-cells = <2>; 143*7f6838daSVincenzo Frascino dma-coherent; 144*7f6838daSVincenzo Frascino #interrupt-cells = <1>; 145*7f6838daSVincenzo Frascino interrupt-map-mask = <0 0 0 7>; 146*7f6838daSVincenzo Frascino interrupt-map = <0 0 0 1 &gic 0 0 0 201 IRQ_TYPE_LEVEL_HIGH>, 147*7f6838daSVincenzo Frascino <0 0 0 2 &gic 0 0 0 202 IRQ_TYPE_LEVEL_HIGH>, 148*7f6838daSVincenzo Frascino <0 0 0 3 &gic 0 0 0 203 IRQ_TYPE_LEVEL_HIGH>, 149*7f6838daSVincenzo Frascino <0 0 0 4 &gic 0 0 0 204 IRQ_TYPE_LEVEL_HIGH>; 150*7f6838daSVincenzo Frascino msi-map = <0 &its_ccix 0 0x10000>; 151*7f6838daSVincenzo Frascino iommu-map = <0 &smmu_ccix 0 0x10000>; 152*7f6838daSVincenzo Frascino }; 153*7f6838daSVincenzo Frascino}; 154*7f6838daSVincenzo Frascino 155*7f6838daSVincenzo Frascino&uart0 { 156*7f6838daSVincenzo Frascino status = "okay"; 157*7f6838daSVincenzo Frascino}; 158