xref: /linux/arch/arm64/boot/dts/amlogic/amlogic-a5-reset.h (revision ec71f661a572a770d7c861cd52a50cbbb0e1a8d1)
1*f0911f29SZelong Dong /* SPDX-License-Identifier: (GPL-2.0-only OR MIT) */
2*f0911f29SZelong Dong /*
3*f0911f29SZelong Dong  * Copyright (c) 2024 Amlogic, Inc. All rights reserved.
4*f0911f29SZelong Dong  */
5*f0911f29SZelong Dong 
6*f0911f29SZelong Dong #ifndef __DTS_AMLOGIC_A5_RESET_H
7*f0911f29SZelong Dong #define __DTS_AMLOGIC_A5_RESET_H
8*f0911f29SZelong Dong 
9*f0911f29SZelong Dong /* RESET0 */
10*f0911f29SZelong Dong /*						0-3 */
11*f0911f29SZelong Dong #define RESET_USB				4
12*f0911f29SZelong Dong /*						5-7 */
13*f0911f29SZelong Dong #define RESET_USBPHY20				8
14*f0911f29SZelong Dong /*						9 */
15*f0911f29SZelong Dong #define RESET_USB2DRD				10
16*f0911f29SZelong Dong /*						11-31 */
17*f0911f29SZelong Dong 
18*f0911f29SZelong Dong /* RESET1 */
19*f0911f29SZelong Dong #define RESET_AUDIO				32
20*f0911f29SZelong Dong #define RESET_AUDIO_VAD				33
21*f0911f29SZelong Dong /*                                              34 */
22*f0911f29SZelong Dong #define RESET_DDR_APB				35
23*f0911f29SZelong Dong #define RESET_DDR				36
24*f0911f29SZelong Dong /*						37-40 */
25*f0911f29SZelong Dong #define RESET_DSPA_DEBUG			41
26*f0911f29SZelong Dong /*                                              42 */
27*f0911f29SZelong Dong #define RESET_DSPA				43
28*f0911f29SZelong Dong /*						44-46 */
29*f0911f29SZelong Dong #define RESET_NNA				47
30*f0911f29SZelong Dong #define RESET_ETHERNET				48
31*f0911f29SZelong Dong /*						49-63 */
32*f0911f29SZelong Dong 
33*f0911f29SZelong Dong /* RESET2 */
34*f0911f29SZelong Dong #define RESET_ABUS_ARB				64
35*f0911f29SZelong Dong #define RESET_IRCTRL				65
36*f0911f29SZelong Dong /*						66 */
37*f0911f29SZelong Dong #define RESET_TS_PLL				67
38*f0911f29SZelong Dong /*						68-72 */
39*f0911f29SZelong Dong #define RESET_SPICC_0				73
40*f0911f29SZelong Dong #define RESET_SPICC_1				74
41*f0911f29SZelong Dong #define RESET_RSA				75
42*f0911f29SZelong Dong 
43*f0911f29SZelong Dong /*						76-79 */
44*f0911f29SZelong Dong #define RESET_MSR_CLK				80
45*f0911f29SZelong Dong #define RESET_SPIFC				81
46*f0911f29SZelong Dong #define RESET_SAR_ADC				82
47*f0911f29SZelong Dong /*						83-90 */
48*f0911f29SZelong Dong #define RESET_WATCHDOG				91
49*f0911f29SZelong Dong /*						92-95 */
50*f0911f29SZelong Dong 
51*f0911f29SZelong Dong /* RESET3 */
52*f0911f29SZelong Dong /*						96-127 */
53*f0911f29SZelong Dong 
54*f0911f29SZelong Dong /* RESET4 */
55*f0911f29SZelong Dong #define RESET_RTC				128
56*f0911f29SZelong Dong /*						129-131 */
57*f0911f29SZelong Dong #define RESET_PWM_AB				132
58*f0911f29SZelong Dong #define RESET_PWM_CD				133
59*f0911f29SZelong Dong #define RESET_PWM_EF				134
60*f0911f29SZelong Dong #define RESET_PWM_GH				135
61*f0911f29SZelong Dong /*						104-105 */
62*f0911f29SZelong Dong #define RESET_UART_A				138
63*f0911f29SZelong Dong #define RESET_UART_B				139
64*f0911f29SZelong Dong #define RESET_UART_C				140
65*f0911f29SZelong Dong #define RESET_UART_D				141
66*f0911f29SZelong Dong #define RESET_UART_E				142
67*f0911f29SZelong Dong /*						143*/
68*f0911f29SZelong Dong #define RESET_I2C_S_A				144
69*f0911f29SZelong Dong #define RESET_I2C_M_A				145
70*f0911f29SZelong Dong #define RESET_I2C_M_B				146
71*f0911f29SZelong Dong #define RESET_I2C_M_C				147
72*f0911f29SZelong Dong #define RESET_I2C_M_D				148
73*f0911f29SZelong Dong /*						149-151 */
74*f0911f29SZelong Dong #define RESET_SDEMMC_A				152
75*f0911f29SZelong Dong /*						153 */
76*f0911f29SZelong Dong #define RESET_SDEMMC_C				154
77*f0911f29SZelong Dong /*						155-159*/
78*f0911f29SZelong Dong 
79*f0911f29SZelong Dong /* RESET5 */
80*f0911f29SZelong Dong /*						160-175 */
81*f0911f29SZelong Dong #define RESET_BRG_AO_NIC_SYS			176
82*f0911f29SZelong Dong #define RESET_BRG_AO_NIC_DSPA			177
83*f0911f29SZelong Dong #define RESET_BRG_AO_NIC_MAIN			178
84*f0911f29SZelong Dong #define RESET_BRG_AO_NIC_AUDIO			179
85*f0911f29SZelong Dong /*						180-183 */
86*f0911f29SZelong Dong #define RESET_BRG_AO_NIC_ALL			184
87*f0911f29SZelong Dong #define RESET_BRG_NIC_NNA			185
88*f0911f29SZelong Dong #define RESET_BRG_NIC_SDIO			186
89*f0911f29SZelong Dong #define RESET_BRG_NIC_EMMC			187
90*f0911f29SZelong Dong #define RESET_BRG_NIC_DSU			188
91*f0911f29SZelong Dong #define RESET_BRG_NIC_SYSCLK			189
92*f0911f29SZelong Dong #define RESET_BRG_NIC_MAIN			190
93*f0911f29SZelong Dong #define RESET_BRG_NIC_ALL			191
94*f0911f29SZelong Dong 
95*f0911f29SZelong Dong #endif
96