xref: /linux/Documentation/devicetree/bindings/spmi/mtk,spmi-mtk-pmif.yaml (revision cdd5b5a9761fd66d17586e4f4ba6588c70e640ea)
131264435SJames Lo# SPDX-License-Identifier: (GPL-2.0 OR BSD-2-Clause)
231264435SJames Lo%YAML 1.2
331264435SJames Lo---
431264435SJames Lo$id: http://devicetree.org/schemas/spmi/mtk,spmi-mtk-pmif.yaml#
531264435SJames Lo$schema: http://devicetree.org/meta-schemas/core.yaml#
631264435SJames Lo
7dd3cb467SAndrew Lunntitle: Mediatek SPMI Controller
831264435SJames Lo
931264435SJames Lomaintainers:
1031264435SJames Lo  - Hsin-Hsiung Wang <hsin-hsiung.wang@mediatek.com>
1131264435SJames Lo
1231264435SJames Lodescription: |+
1331264435SJames Lo  On MediaTek SoCs the PMIC is connected via SPMI and the controller allows
1431264435SJames Lo  for multiple SoCs to control a single SPMI master.
1531264435SJames Lo
1631264435SJames LoallOf:
17*97cc0337SKrzysztof Kozlowski  - $ref: spmi.yaml
1831264435SJames Lo
1931264435SJames Loproperties:
2031264435SJames Lo  compatible:
2154e94ca9SAllen-KH Cheng    oneOf:
2254e94ca9SAllen-KH Cheng      - enum:
2331264435SJames Lo          - mediatek,mt6873-spmi
2431264435SJames Lo          - mediatek,mt8195-spmi
2554e94ca9SAllen-KH Cheng      - items:
2654e94ca9SAllen-KH Cheng          - enum:
2754e94ca9SAllen-KH Cheng              - mediatek,mt8186-spmi
2854e94ca9SAllen-KH Cheng          - const: mediatek,mt8195-spmi
2931264435SJames Lo
3031264435SJames Lo  reg:
3131264435SJames Lo    maxItems: 2
3231264435SJames Lo
3331264435SJames Lo  reg-names:
3431264435SJames Lo    items:
3531264435SJames Lo      - const: pmif
3631264435SJames Lo      - const: spmimst
3731264435SJames Lo
3831264435SJames Lo  clocks:
3931264435SJames Lo    minItems: 3
4031264435SJames Lo    maxItems: 3
4131264435SJames Lo
4231264435SJames Lo  clock-names:
4331264435SJames Lo    items:
4431264435SJames Lo      - const: pmif_sys_ck
4531264435SJames Lo      - const: pmif_tmr_ck
4631264435SJames Lo      - const: spmimst_clk_mux
4731264435SJames Lo
4831264435SJames Lo  assigned-clocks:
4931264435SJames Lo    maxItems: 1
5031264435SJames Lo
5131264435SJames Lo  assigned-clock-parents:
5231264435SJames Lo    maxItems: 1
5331264435SJames Lo
5431264435SJames Lorequired:
5531264435SJames Lo  - compatible
5631264435SJames Lo  - reg
5731264435SJames Lo  - reg-names
5831264435SJames Lo  - clocks
5931264435SJames Lo  - clock-names
6031264435SJames Lo
6131264435SJames LounevaluatedProperties: false
6231264435SJames Lo
6331264435SJames Loexamples:
6431264435SJames Lo  - |
6531264435SJames Lo    #include <dt-bindings/clock/mt8192-clk.h>
6631264435SJames Lo
6731264435SJames Lo    spmi: spmi@10027000 {
6831264435SJames Lo        compatible = "mediatek,mt6873-spmi";
6931264435SJames Lo        reg = <0x10027000 0xe00>,
7031264435SJames Lo              <0x10029000 0x100>;
7131264435SJames Lo        reg-names = "pmif", "spmimst";
7231264435SJames Lo        clocks = <&infracfg CLK_INFRA_PMIC_AP>,
7331264435SJames Lo                 <&infracfg CLK_INFRA_PMIC_TMR>,
7431264435SJames Lo                 <&topckgen CLK_TOP_SPMI_MST_SEL>;
7531264435SJames Lo        clock-names = "pmif_sys_ck",
7631264435SJames Lo                      "pmif_tmr_ck",
7731264435SJames Lo                      "spmimst_clk_mux";
7831264435SJames Lo        assigned-clocks = <&topckgen CLK_TOP_PWRAP_ULPOSC_SEL>;
7931264435SJames Lo        assigned-clock-parents = <&topckgen CLK_TOP_OSC_D10>;
8031264435SJames Lo    };
8131264435SJames Lo...
82