xref: /linux/Documentation/devicetree/bindings/spi/spi-xilinx.yaml (revision 476ad3ff8952db3569a77d9ed4a067c5f0f4b733)
1*476ad3ffSNobuhiro Iwamatsu# SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause)
2*476ad3ffSNobuhiro Iwamatsu%YAML 1.2
3*476ad3ffSNobuhiro Iwamatsu---
4*476ad3ffSNobuhiro Iwamatsu$id: http://devicetree.org/schemas/spi/spi-xilinx.yaml#
5*476ad3ffSNobuhiro Iwamatsu$schema: http://devicetree.org/meta-schemas/core.yaml#
6*476ad3ffSNobuhiro Iwamatsu
7*476ad3ffSNobuhiro Iwamatsutitle: Xilinx SPI controller Device Tree Bindings
8*476ad3ffSNobuhiro Iwamatsu
9*476ad3ffSNobuhiro Iwamatsumaintainers:
10*476ad3ffSNobuhiro Iwamatsu  - Michal Simek <michal.simek@xilinx.com>
11*476ad3ffSNobuhiro Iwamatsu
12*476ad3ffSNobuhiro IwamatsuallOf:
13*476ad3ffSNobuhiro Iwamatsu  - $ref: "spi-controller.yaml#"
14*476ad3ffSNobuhiro Iwamatsu
15*476ad3ffSNobuhiro Iwamatsuproperties:
16*476ad3ffSNobuhiro Iwamatsu  compatible:
17*476ad3ffSNobuhiro Iwamatsu    enum:
18*476ad3ffSNobuhiro Iwamatsu      - xlnx,xps-spi-2.00.a
19*476ad3ffSNobuhiro Iwamatsu      - xlnx,xps-spi-2.00.b
20*476ad3ffSNobuhiro Iwamatsu      - xlnx,axi-quad-spi-1.00.a
21*476ad3ffSNobuhiro Iwamatsu
22*476ad3ffSNobuhiro Iwamatsu  reg:
23*476ad3ffSNobuhiro Iwamatsu    maxItems: 1
24*476ad3ffSNobuhiro Iwamatsu
25*476ad3ffSNobuhiro Iwamatsu  interrupts:
26*476ad3ffSNobuhiro Iwamatsu    maxItems: 1
27*476ad3ffSNobuhiro Iwamatsu
28*476ad3ffSNobuhiro Iwamatsu  xlnx,num-ss-bits:
29*476ad3ffSNobuhiro Iwamatsu    description: Number of chip selects used.
30*476ad3ffSNobuhiro Iwamatsu    $ref: /schemas/types.yaml#/definitions/uint32
31*476ad3ffSNobuhiro Iwamatsu    minimum: 1
32*476ad3ffSNobuhiro Iwamatsu    maximum: 32
33*476ad3ffSNobuhiro Iwamatsu
34*476ad3ffSNobuhiro Iwamatsu  xlnx,num-transfer-bits:
35*476ad3ffSNobuhiro Iwamatsu    description: Number of bits per transfer. This will be 8 if not specified.
36*476ad3ffSNobuhiro Iwamatsu    $ref: /schemas/types.yaml#/definitions/uint32
37*476ad3ffSNobuhiro Iwamatsu    enum: [8, 16, 32]
38*476ad3ffSNobuhiro Iwamatsu    default: 8
39*476ad3ffSNobuhiro Iwamatsu
40*476ad3ffSNobuhiro Iwamatsurequired:
41*476ad3ffSNobuhiro Iwamatsu  - compatible
42*476ad3ffSNobuhiro Iwamatsu  - reg
43*476ad3ffSNobuhiro Iwamatsu  - interrupts
44*476ad3ffSNobuhiro Iwamatsu
45*476ad3ffSNobuhiro IwamatsuunevaluatedProperties: false
46*476ad3ffSNobuhiro Iwamatsu
47*476ad3ffSNobuhiro Iwamatsuexamples:
48*476ad3ffSNobuhiro Iwamatsu  - |
49*476ad3ffSNobuhiro Iwamatsu    spi0: spi@41e00000 {
50*476ad3ffSNobuhiro Iwamatsu      compatible = "xlnx,xps-spi-2.00.a";
51*476ad3ffSNobuhiro Iwamatsu      interrupt-parent = <&intc>;
52*476ad3ffSNobuhiro Iwamatsu      interrupts = <0 31 1>;
53*476ad3ffSNobuhiro Iwamatsu      reg = <0x41e00000 0x10000>;
54*476ad3ffSNobuhiro Iwamatsu      xlnx,num-ss-bits = <0x1>;
55*476ad3ffSNobuhiro Iwamatsu      xlnx,num-transfer-bits = <32>;
56*476ad3ffSNobuhiro Iwamatsu    };
57*476ad3ffSNobuhiro Iwamatsu...
58