1*1a8009e1SAngeloGioacchino Del Regno# SPDX-License-Identifier: GPL-2.0-only OR BSD-2-Clause 2*1a8009e1SAngeloGioacchino Del Regno%YAML 1.2 3*1a8009e1SAngeloGioacchino Del Regno--- 4*1a8009e1SAngeloGioacchino Del Regno$id: http://devicetree.org/schemas/interconnect/mediatek,mt8183-emi.yaml# 5*1a8009e1SAngeloGioacchino Del Regno$schema: http://devicetree.org/meta-schemas/core.yaml# 6*1a8009e1SAngeloGioacchino Del Regno 7*1a8009e1SAngeloGioacchino Del Regnotitle: MediaTek External Memory Interface (EMI) Interconnect 8*1a8009e1SAngeloGioacchino Del Regno 9*1a8009e1SAngeloGioacchino Del Regnomaintainers: 10*1a8009e1SAngeloGioacchino Del Regno - AngeloGioacchino Del Regno <angelogioacchino.delregno@collabora.com> 11*1a8009e1SAngeloGioacchino Del Regno 12*1a8009e1SAngeloGioacchino Del Regnodescription: | 13*1a8009e1SAngeloGioacchino Del Regno EMI interconnect providers support system bandwidth requirements through 14*1a8009e1SAngeloGioacchino Del Regno Dynamic Voltage Frequency Scaling Resource Collector (DVFSRC) hardware. 15*1a8009e1SAngeloGioacchino Del Regno The provider is able to communicate with the DVFSRC through Secure Monitor 16*1a8009e1SAngeloGioacchino Del Regno Call (SMC). 17*1a8009e1SAngeloGioacchino Del Regno 18*1a8009e1SAngeloGioacchino Del Regno ICC provider ICC Nodes 19*1a8009e1SAngeloGioacchino Del Regno ---- ---- 20*1a8009e1SAngeloGioacchino Del Regno _________ |CPU | |--- |VPU | 21*1a8009e1SAngeloGioacchino Del Regno _____ | |----- ---- | ---- 22*1a8009e1SAngeloGioacchino Del Regno | |->| DRAM | ---- | ---- 23*1a8009e1SAngeloGioacchino Del Regno |DRAM |->|scheduler|----- |GPU | |--- |DISP| 24*1a8009e1SAngeloGioacchino Del Regno | |->| (EMI) | ---- | ---- 25*1a8009e1SAngeloGioacchino Del Regno |_____|->|_________|---. ----- | ---- 26*1a8009e1SAngeloGioacchino Del Regno /|\ `-|MMSYS|--|--- |VDEC| 27*1a8009e1SAngeloGioacchino Del Regno | ----- | ---- 28*1a8009e1SAngeloGioacchino Del Regno | | ---- 29*1a8009e1SAngeloGioacchino Del Regno | change DRAM freq |--- |VENC| 30*1a8009e1SAngeloGioacchino Del Regno -------- | ---- 31*1a8009e1SAngeloGioacchino Del Regno SMC --> | DVFSRC | | ---- 32*1a8009e1SAngeloGioacchino Del Regno -------- |--- |IMG | 33*1a8009e1SAngeloGioacchino Del Regno | ---- 34*1a8009e1SAngeloGioacchino Del Regno | ---- 35*1a8009e1SAngeloGioacchino Del Regno |--- |CAM | 36*1a8009e1SAngeloGioacchino Del Regno ---- 37*1a8009e1SAngeloGioacchino Del Regno 38*1a8009e1SAngeloGioacchino Del Regnoproperties: 39*1a8009e1SAngeloGioacchino Del Regno compatible: 40*1a8009e1SAngeloGioacchino Del Regno enum: 41*1a8009e1SAngeloGioacchino Del Regno - mediatek,mt8183-emi 42*1a8009e1SAngeloGioacchino Del Regno - mediatek,mt8195-emi 43*1a8009e1SAngeloGioacchino Del Regno 44*1a8009e1SAngeloGioacchino Del Regno '#interconnect-cells': 45*1a8009e1SAngeloGioacchino Del Regno const: 1 46*1a8009e1SAngeloGioacchino Del Regno 47*1a8009e1SAngeloGioacchino Del Regnorequired: 48*1a8009e1SAngeloGioacchino Del Regno - compatible 49*1a8009e1SAngeloGioacchino Del Regno - '#interconnect-cells' 50*1a8009e1SAngeloGioacchino Del Regno 51*1a8009e1SAngeloGioacchino Del RegnounevaluatedProperties: false 52