xref: /linux/Documentation/devicetree/bindings/i2c/hisilicon,hix5hd2-i2c.yaml (revision aac31903329ba73ef24674df78252b6610cc9d60)
1*eb4faf63SKael D'Alcamo# SPDX-License-Identifier: GPL-2.0-only OR BSD-2-Clause
2*eb4faf63SKael D'Alcamo%YAML 1.2
3*eb4faf63SKael D'Alcamo---
4*eb4faf63SKael D'Alcamo$id: http://devicetree.org/schemas/i2c/hisilicon,hix5hd2-i2c.yaml#
5*eb4faf63SKael D'Alcamo$schema: http://devicetree.org/meta-schemas/core.yaml#
6*eb4faf63SKael D'Alcamotitle: I2C for HiSilicon hix5hd2 chipset platform
7*eb4faf63SKael D'Alcamo
8*eb4faf63SKael D'Alcamomaintainers:
9*eb4faf63SKael D'Alcamo  - Wei Yan <sledge.yanwei@huawei.com>
10*eb4faf63SKael D'Alcamo
11*eb4faf63SKael D'AlcamoallOf:
12*eb4faf63SKael D'Alcamo  - $ref: /schemas/i2c/i2c-controller.yaml#
13*eb4faf63SKael D'Alcamo
14*eb4faf63SKael D'Alcamoproperties:
15*eb4faf63SKael D'Alcamo  compatible:
16*eb4faf63SKael D'Alcamo    enum:
17*eb4faf63SKael D'Alcamo      - hisilicon,hix5hd2-i2c
18*eb4faf63SKael D'Alcamo
19*eb4faf63SKael D'Alcamo  reg:
20*eb4faf63SKael D'Alcamo    maxItems: 1
21*eb4faf63SKael D'Alcamo
22*eb4faf63SKael D'Alcamo  interrupts:
23*eb4faf63SKael D'Alcamo    maxItems: 1
24*eb4faf63SKael D'Alcamo
25*eb4faf63SKael D'Alcamo  clocks:
26*eb4faf63SKael D'Alcamo    maxItems: 1
27*eb4faf63SKael D'Alcamo
28*eb4faf63SKael D'Alcamo  clock-frequency:
29*eb4faf63SKael D'Alcamo    description: Desired I2C bus frequency in Hz
30*eb4faf63SKael D'Alcamo    default: 100000
31*eb4faf63SKael D'Alcamo
32*eb4faf63SKael D'Alcamorequired:
33*eb4faf63SKael D'Alcamo  - compatible
34*eb4faf63SKael D'Alcamo  - reg
35*eb4faf63SKael D'Alcamo  - interrupts
36*eb4faf63SKael D'Alcamo  - clocks
37*eb4faf63SKael D'Alcamo
38*eb4faf63SKael D'AlcamounevaluatedProperties: false
39*eb4faf63SKael D'Alcamo
40*eb4faf63SKael D'Alcamoexamples:
41*eb4faf63SKael D'Alcamo  - |
42*eb4faf63SKael D'Alcamo    #include <dt-bindings/clock/hix5hd2-clock.h>
43*eb4faf63SKael D'Alcamo
44*eb4faf63SKael D'Alcamo    i2c@f8b10000 {
45*eb4faf63SKael D'Alcamo        compatible = "hisilicon,hix5hd2-i2c";
46*eb4faf63SKael D'Alcamo        reg = <0xf8b10000 0x1000>;
47*eb4faf63SKael D'Alcamo        interrupts = <0 38 4>;
48*eb4faf63SKael D'Alcamo        clocks = <&clock HIX5HD2_I2C0_RST>;
49*eb4faf63SKael D'Alcamo        #address-cells = <1>;
50*eb4faf63SKael D'Alcamo        #size-cells = <0>;
51*eb4faf63SKael D'Alcamo    };
52