1*4ed545e7Sjason-jh.lin# SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) 2*4ed545e7Sjason-jh.lin%YAML 1.2 3*4ed545e7Sjason-jh.lin--- 4*4ed545e7Sjason-jh.lin$id: http://devicetree.org/schemas/display/mediatek/mediatek,ufoe.yaml# 5*4ed545e7Sjason-jh.lin$schema: http://devicetree.org/meta-schemas/core.yaml# 6*4ed545e7Sjason-jh.lin 7*4ed545e7Sjason-jh.lintitle: Mediatek display UFOe 8*4ed545e7Sjason-jh.lin 9*4ed545e7Sjason-jh.linmaintainers: 10*4ed545e7Sjason-jh.lin - Chun-Kuang Hu <chunkuang.hu@kernel.org> 11*4ed545e7Sjason-jh.lin - Philipp Zabel <p.zabel@pengutronix.de> 12*4ed545e7Sjason-jh.lin 13*4ed545e7Sjason-jh.lindescription: | 14*4ed545e7Sjason-jh.lin Mediatek display UFOe stands for Unified Frame Optimization engine. 15*4ed545e7Sjason-jh.lin UFOe can cut the data rate for DSI port which may lead to reduce power 16*4ed545e7Sjason-jh.lin consumption. 17*4ed545e7Sjason-jh.lin UFOe device node must be siblings to the central MMSYS_CONFIG node. 18*4ed545e7Sjason-jh.lin For a description of the MMSYS_CONFIG binding, see 19*4ed545e7Sjason-jh.lin Documentation/devicetree/bindings/arm/mediatek/mediatek,mmsys.yaml 20*4ed545e7Sjason-jh.lin for details. 21*4ed545e7Sjason-jh.lin 22*4ed545e7Sjason-jh.linproperties: 23*4ed545e7Sjason-jh.lin compatible: 24*4ed545e7Sjason-jh.lin oneOf: 25*4ed545e7Sjason-jh.lin - items: 26*4ed545e7Sjason-jh.lin - const: mediatek,mt8173-disp-ufoe 27*4ed545e7Sjason-jh.lin 28*4ed545e7Sjason-jh.lin reg: 29*4ed545e7Sjason-jh.lin maxItems: 1 30*4ed545e7Sjason-jh.lin 31*4ed545e7Sjason-jh.lin interrupts: 32*4ed545e7Sjason-jh.lin maxItems: 1 33*4ed545e7Sjason-jh.lin 34*4ed545e7Sjason-jh.lin power-domains: 35*4ed545e7Sjason-jh.lin description: A phandle and PM domain specifier as defined by bindings of 36*4ed545e7Sjason-jh.lin the power controller specified by phandle. See 37*4ed545e7Sjason-jh.lin Documentation/devicetree/bindings/power/power-domain.yaml for details. 38*4ed545e7Sjason-jh.lin 39*4ed545e7Sjason-jh.lin clocks: 40*4ed545e7Sjason-jh.lin items: 41*4ed545e7Sjason-jh.lin - description: UFOe Clock 42*4ed545e7Sjason-jh.lin 43*4ed545e7Sjason-jh.linrequired: 44*4ed545e7Sjason-jh.lin - compatible 45*4ed545e7Sjason-jh.lin - reg 46*4ed545e7Sjason-jh.lin - interrupts 47*4ed545e7Sjason-jh.lin - power-domains 48*4ed545e7Sjason-jh.lin - clocks 49*4ed545e7Sjason-jh.lin 50*4ed545e7Sjason-jh.linadditionalProperties: false 51*4ed545e7Sjason-jh.lin 52*4ed545e7Sjason-jh.linexamples: 53*4ed545e7Sjason-jh.lin - | 54*4ed545e7Sjason-jh.lin 55*4ed545e7Sjason-jh.lin ufoe@1401a000 { 56*4ed545e7Sjason-jh.lin compatible = "mediatek,mt8173-disp-ufoe"; 57*4ed545e7Sjason-jh.lin reg = <0 0x1401a000 0 0x1000>; 58*4ed545e7Sjason-jh.lin interrupts = <GIC_SPI 191 IRQ_TYPE_LEVEL_LOW>; 59*4ed545e7Sjason-jh.lin power-domains = <&scpsys MT8173_POWER_DOMAIN_MM>; 60*4ed545e7Sjason-jh.lin clocks = <&mmsys CLK_MM_DISP_UFOE>; 61*4ed545e7Sjason-jh.lin }; 62