1*5a7144d6SChen Wang# SPDX-License-Identifier: (GPL-2.0 OR BSD-2-Clause) 2*5a7144d6SChen Wang%YAML 1.2 3*5a7144d6SChen Wang--- 4*5a7144d6SChen Wang$id: http://devicetree.org/schemas/clock/sophgo,sg2042-rpgate.yaml# 5*5a7144d6SChen Wang$schema: http://devicetree.org/meta-schemas/core.yaml# 6*5a7144d6SChen Wang 7*5a7144d6SChen Wangtitle: Sophgo SG2042 Gate Clock Generator for RP(riscv processors) subsystem 8*5a7144d6SChen Wang 9*5a7144d6SChen Wangmaintainers: 10*5a7144d6SChen Wang - Chen Wang <unicorn_wang@outlook.com> 11*5a7144d6SChen Wang 12*5a7144d6SChen Wangproperties: 13*5a7144d6SChen Wang compatible: 14*5a7144d6SChen Wang const: sophgo,sg2042-rpgate 15*5a7144d6SChen Wang 16*5a7144d6SChen Wang reg: 17*5a7144d6SChen Wang maxItems: 1 18*5a7144d6SChen Wang 19*5a7144d6SChen Wang clocks: 20*5a7144d6SChen Wang items: 21*5a7144d6SChen Wang - description: Gate clock for RP subsystem 22*5a7144d6SChen Wang 23*5a7144d6SChen Wang clock-names: 24*5a7144d6SChen Wang items: 25*5a7144d6SChen Wang - const: rpgate 26*5a7144d6SChen Wang 27*5a7144d6SChen Wang '#clock-cells': 28*5a7144d6SChen Wang const: 1 29*5a7144d6SChen Wang description: 30*5a7144d6SChen Wang See <dt-bindings/clock/sophgo,sg2042-rpgate.h> for valid indices. 31*5a7144d6SChen Wang 32*5a7144d6SChen Wangrequired: 33*5a7144d6SChen Wang - compatible 34*5a7144d6SChen Wang - reg 35*5a7144d6SChen Wang - clocks 36*5a7144d6SChen Wang - clock-names 37*5a7144d6SChen Wang - '#clock-cells' 38*5a7144d6SChen Wang 39*5a7144d6SChen WangadditionalProperties: false 40*5a7144d6SChen Wang 41*5a7144d6SChen Wangexamples: 42*5a7144d6SChen Wang - | 43*5a7144d6SChen Wang clock-controller@20000000 { 44*5a7144d6SChen Wang compatible = "sophgo,sg2042-rpgate"; 45*5a7144d6SChen Wang reg = <0x20000000 0x10000>; 46*5a7144d6SChen Wang clocks = <&clkgen 85>; 47*5a7144d6SChen Wang clock-names = "rpgate"; 48*5a7144d6SChen Wang #clock-cells = <1>; 49*5a7144d6SChen Wang }; 50